[发明专利]基于FPGA的准循环LDPC码的简易编码装置及方法

权利要求书

1.一种基于FPGA的准循环LDPC码的简易编码装置，其特征是，包括

第二单位运算模块（4），接收信息向量u′，所述信息向量u′包括若干信息块，所述信息块采用4字节表示，第二单位运算模块（4）将信息向量u′接收运算后得到信息行向量u；

第三运算模块（5），第三运算模块（5）包括常数矩阵α，将常数矩阵α的行向量用4字节表示以划分得到若干第一常数信息块，将所述第一常数信息块内非0元素的位置信息作为第一常数信息块的元素，以形成常数矩阵a′；第三运算模块（5）接收信息向量u′，并将信息向量u′内的元素与常数矩阵a′的元素进行与运算后进行模2求和，以得到信息矩阵P₁；

第四运算模块（6），第四运算模块（6）包括常数矩阵β，将常数矩阵β的行向量用4字节表示以划分得到若干第二常数信息块，将所述第二常数信息块内非0元素的位置信息作为第二常数信息块的元素，以形成常数矩阵β′；第四运算模块（6）接收信息向量u′，并将信息向量u′内的元素与常数矩阵β′的元素进行与运算后进行模2求和，以得到信息矩阵P₂。

2.根据权利要求1所述的基于FPGA的准循环LDPC码的简易编码装置，其特征是：所述第二单位运算模块（4）、第三运算模块（5）及第四运算模块（6）采用FPGA实现。

3.根据权利要求1所述的基于FPGA的准循环LDPC码的简易编码装置，其特征是：所述常数矩阵α＝ET^-1A+C，常数矩阵β＝T^-1(A+BET^-1A+BC)；其中，矩阵A、矩阵B、矩阵T、矩阵C、矩阵D及矩阵E均为码字校验矩阵H内的矩阵元素。

4.一种基于FPGA的准循环LDPC码的简易编码方法，其特征是，所述准循环LDPC码的简易编码方法包括如下步骤：

（S100）、将信息行向量u内的元素以4字节表示划分得到若干信息块，以形成信息向量u′；

（S110）、将常数矩阵α的行向量用4字节表示以划分得到若干第一常数信息块，将所述第一常数信息块内非0元素的位置信息作为第一常数信息块的元素，以形成常数矩阵a′；

（S120）、将常数矩阵β的行向量用4字节表示以划分得到若干第二常数信息块，将所述第二常数信息块内非0元素的位置信息作为第二常数信息块的元素，以形成常数矩阵β′；

（S130）、将信息向量u′输入与包含常数矩阵a′的第三运算模块（5）内，第三运算模块（5）将信息向量u′内的元素与常数矩阵a′的元素进行与运算后进行模2求和，以得到信息矩阵P₁；

（S140）、将信息向量u′输入与包含常数矩阵β′的第四运算模块（6）内，将信息向量u′内的元素与常数矩阵β′的元素进行与运算后进行模2求和，以得到信息矩阵P₂。