[发明专利]阵列基板及其制造方法

说明书

本申请要求2012年4月23日在韩国提交的韩国专利申请10-2012-0042126的优先权，其内容包括在此作为参考。

技术领域

本发明涉及一种阵列基板，尤其涉及一种在源极和漏极电极的顶部上包括氧化物半导体层的阵列基板，和减少了生产工序的阵列基板制造方法。

背景技术

平板显示设备具有外形薄、重量轻、能耗低的优点。在显示设备当中，有源矩阵型液晶显示（LCD）设备由于具备高对比度和适于显示运动图像的特征，而取替阴极射线管（CRT）广泛用于笔记本电脑、显示器、TV等。

另一方面，由于高亮度和例如5到15V的低驱动电压，有机电致发光显示（OELD）设备也被广泛使用。此外，由于OELD设备是自发光型，因此OELD设备具有高对比度、薄外形和快速响应时间。此外，LCD和OELD设备都包括阵列基板，所述阵列基板在每一个像素具有薄膜晶体管（TFT）作为开关元件以开启和关闭像素。

更详细地说，图1是图示现有技术阵列基板的一个像素区域的剖面图。在图1中，在基板11上并且在开关区域“TrA”中形成栅极电极15，其中TFT“Tr”形成在像素区域“P”的内部。还沿着第一方向形成与栅极电极15连接的栅极线。在栅极电极15和栅极线上形成栅极绝缘层18，在栅极绝缘层18上并且在开关区域“TrA”中形成半导体层28，半导体层28包括本征非晶硅的有源层22和掺杂非晶硅的欧姆接触层26。

而且，在半导体层28上并且在开关区域“TrA”中形成源极电极36和漏极电极38。如图所示，源极电极36与漏极电极38间隔开，沿着第二方向形成与源极电极36连接的数据线33。数据线33与栅极线相交以限定像素区域“P”。此外，栅极电极15、栅极绝缘层18、半导体层28、源极电极36和漏极电极38构成TFT“Tr”。

而且，形成包括漏极接触孔45的钝化层42以覆盖TFT“Tr”。在钝化层42上形成通过漏极接触孔45与漏极电极38连接的像素电极50。在图1中，在数据线33的下方形成分别与欧姆接触层26和有源层22由相同的材料形成的第一和第二图案27和23。

在TFT“Tr”的半导体层28中，本征非晶硅的有源层22具有厚度差。也就是说，在欧姆接触层26下方的有源层22具有第一厚度“t1”，在中心的有源层22具有第二厚度“t2”。第一厚度“t1”与第二厚度“t2”不同。此外，TFT“Tr”的性能由于有源层22的厚度差(t1≠t2)而变差。有源层22的厚度差是制造工艺导致的。

近来，提出了包括氧化物半导体材料的单个半导体层而没有欧姆接触层的TFT。由于氧化物半导体TFT不需要欧姆接触层，不进行用来蚀刻欧姆接触层的干蚀刻工艺。结果是，氧化物半导体层没有厚度差，从而提高了氧化物半导体TFT的性能。

此外，氧化物半导体层具有比非晶硅半导体层大几倍到几十倍的迁移率。从而，用氧化物半导体TFT作为开关或驱动元件是有利的。然而，当氧化物半导体层暴露于用来图案化金属层的蚀刻剂时，由于氧化物半导体材料不具有对于蚀刻剂的蚀刻选择性，所以氧化物半导体层也被图案化了。蚀刻剂也破坏了氧化物半导体材料的分子结构。结果是TFT的性能降低了。尤其是，在偏置温度应力（BTS）测试中，阈值电压显著改变，使得TFT显著影响了阵列基板的显示质量。

为了解决这些问题，图2的剖面图示出了包括现有技术TFT“Tr”的阵列基板，所述现有技术TFT“Tr”具有：栅极电极73、栅极绝缘层75、基板71上的氧化物半导体层77、和在氧化物半导体层77上形成的无机绝缘材料的蚀刻阻止层79。从而当用蚀刻剂来图案化金属层以形成源极电极和漏极电极81和83时，由于蚀刻阻止层77，氧化物半导体层77没有暴露于蚀刻剂。参考数字“85”、“87”、和“89”分别指的是钝化层、漏极接触孔和像素电极。

然而，包括氧化物半导体层77和蚀刻阻止层79的阵列基板需要用于蚀刻阻止层79的额外掩模工艺。由于掩模工艺包括：涂覆光致抗蚀剂（PR）层；用曝光掩模对PR层进行曝光；对曝光的PR层进行显影以形成PR图案；用PR图案作为蚀刻掩膜来蚀刻材料层；以及剥离PR图案，掩模工艺包括许多缺点，例如生产成本增加、生产产量降低等。

发明内容

因此，本发明的一个目的是提供一种阵列基板和相应的制造方法，其基本避免了由于现有技术的限制和缺点而产生的一个或更多个问题。

本发明的另一个目的是提供一种不用蚀刻阻止层就能防止对氧化物半导体层的损害的阵列基板。

本发明的另一个目的是提供一种包括提高了性能的氧化物半导体薄膜晶体管的阵列基板。