[发明专利]静电放电保护电路及其制作方法

权利要求书

1.一种静电放电保护电路，包括位于半导体衬底上的栅极接地N型金属氧化物半导体GGNMOS晶体管，所述GGNMOS晶体管的漏极连接芯片电路的输入/输出端，源极和栅极以及半导体衬底均接地；其特征在于，该电路还包括位于所述GGNMOS晶体管附近，用于吸收所述GGNMOS晶体管产生的热量的珀耳帖冷却元件。

2.如权利要求1所述的静电放电保护电路，其特征在于，所述珀耳帖冷却元件为热电偶，该热电偶包括N掺杂部分和P掺杂部分，以及连接N掺杂部分和P掺杂部分的金属，在N掺杂部分的未与金属连接的一端具有第一接触电极，在P掺杂部分的未与金属连接的一端具有第二接触电极。

3.如权利要求2所述的静电放电保护电路，其特征在于，所述珀耳帖冷却元件与所述GGNMOS晶体管并联，所述第一接触电极与GGNMOS晶体管的漏极连接，所述第二接触电极与地连接。

4.如权利要求2所述的静电放电保护电路，其特征在于，所述第一接触电极与GGNMOS晶体管的漏极连接，所述第二接触电极与芯片电路连接。

5.如权利要求2、3或4所述的静电放电保护电路，其特征在于，所述GGNMOS晶体管为多指并联的GGNMOS晶体管。

6.如权利要求5所述的静电放电保护电路，其特征在于，所述连接N掺杂部分和P掺杂部分的金属为铜或者铝。

7.一种静电放电保护电路的制作方法，该方法包括：

提供一栅极接地N型金属氧化物半导体GGNMOS晶体管，所述GGNMOS晶体管至少包括位于半导体衬底表面的栅极，栅极两侧衬底内、掺杂类型为N型的源极和漏极；在形成所述源极和漏极的同时，在半导体衬底内的冗余区域形成珀耳帖冷却元件的N掺杂部分和P掺杂部分；

在GGNMOS晶体管表面形成金属间互连层，所述金属间互连层内具有填充有金属的连接孔；

在所述金属间互连层的表面形成层间介质层，所述层间介质层内具有填充有金属的沟槽或者连接孔；在形成填充有金属的沟槽或者连接孔的同时，同层形成珀耳帖冷却元件的连接N掺杂部分和P掺杂部分的金属，所述连接N掺杂部分和P掺杂部分的金属与所述填充有金属的沟槽或者连接孔之间通过层间介质层绝缘，且通过连接孔与珀耳帖冷却元件的N掺杂部分和P掺杂部分电性连接；

将所述GGNMOS晶体管的漏极连接芯片电路的输入/输出端，源极和栅极以及半导体衬底均接地；将所述珀耳帖冷却元件接入电路。

8.如权利要求7所述的方法，其特征在于，将所述珀耳帖冷却元件接入电路的方法包括：

将所述珀耳帖冷却元件在N掺杂部分的未与金属连接的一端通过第一接触电极与所述GGNMOS晶体管的漏极连接，将所述珀耳帖冷却元件在P掺杂部分的未与金属连接的一端通过第二接触电极与地连接。

9.如权利要求7所述的方法，其特征在于，将所述珀耳帖冷却元件接入电路的方法包括：

将所述珀耳帖冷却元件在N掺杂部分的未与金属连接的一端通过第一接触电极与所述GGNMOS晶体管的漏极连接，将所述珀耳帖冷却元件在P掺杂部分的未与金属连接的一端通过第二接触电极与芯片电路连接。