[发明专利]静电放电保护电路及其制作方法

说明书

技术领域

本发明涉及集成电路制造领域，特别涉及一种静电放电保护电路及其制作方法。

背景技术

在集成电路（IC）芯片制造和最终应用系统中，随着超大规模集成电路工艺技术的不断提高，目前互补型金属氧化物半导体管（CMOS）集成电路已经进入了超深亚微米阶段，MOS器件的尺寸不断缩小，静电放电（Electrostatic Discharge，ESD）对集成电路的危害变得越来越显著。据统计，集成电路失效的产品中有35%是由于ESD问题所引起的。因此，对集成电路进行ESD保护设计也变得尤为重要。

当使用器件对集成电路进行ESD保护时，常用的器件为栅极接地NMOS管（GGNMOS）、可控硅（Silicon Controlled Rectifier，SCR）、二极管等。其中由于GGNMOS与集成电路CMOS工艺很好的兼容性，而被广泛采用。图1为现有的用于ESD保护电路的GGNMOS器件半导体结构图。图2为与图1相对应的用于ESD保护电路的GGNMOS器件等效电路图。如图1和图2所示，该GGNMOS器件包括P型衬底100；位于P型衬底100表面的栅极101；分别位于栅极101两侧衬底内、掺杂类型为N型的源极102和漏极103。在上述GGNMOS器件内包括一个由源极102和漏极103，以及两者之间的衬底100构成的寄生NPN三极管。其中，漏极103作为集电极、源极102作为发射极、衬底100作为基极。将P型衬底100、源极102和栅极101均连接至地线GND，而将漏极103连接至电源线VDD和芯片电路的输入/输出端（I/O）。由于栅极101和P型衬底100接地，GGNMOS器件始终无法开启形成导电沟道。当电源线VDD上的电位位于正常的工作状态时，GGNMOS器件关闭，且其中的寄生NPN三极管也不会导通；当电源线VDD上受到ESD静电脉冲而导致瞬时电位过高时，将触发GGNMOS器件内寄生NPN三极管产生电流，使得电源线VDD和地线GND之间导通，ESD静电脉冲产生的瞬间大电流将迅速通过上述寄生NPN三极管流走，从而达到保护内部电路受到ESD静电冲击的目的。当ESD静电脉冲消失以后，上述寄生NPN三极管关闭，对被保护的内部电路的正常工作不会造成影响。

需要注意的是，当GGNMOS在瞬间通过大的电流时，会产生大量的热量而将GGNMOS烧坏，使其失去ESD保护能力，因此，如何延长GGNMOS的工作寿命，更好地保护电路，成为需要解决的问题。

发明内容

有鉴于此，本发明提供了一种静电放电保护电路及其制作方法，能够延长ESD保护器件的工作寿命。

本发明的技术方案是这样实现的：

本发明提供了一种静电放电保护电路，包括位于半导体衬底上的栅极接地N型金属氧化物半导体GGNMOS晶体管，所述GGNMOS晶体管的漏极连接芯片电路的输入/输出端，源极和栅极以及半导体衬底均接地；该电路还包括位于所述GGNMOS晶体管附近，用于吸收所述GGNMOS晶体管产生的热量的珀耳帖冷却元件。

所述珀耳帖冷却元件为热电偶，该热电偶包括N掺杂部分和P掺杂部分，以及连接N掺杂部分和P掺杂部分的金属，在N掺杂部分的未与金属连接的一端具有第一接触电极，在P掺杂部分的未与金属连接的一端具有第二接触电极。

所述珀耳帖冷却元件与所述GGNMOS晶体管并联，所述第一接触电极与GGNMOS晶体管的漏极连接，所述第二接触电极与地连接。

所述第一接触电极与GGNMOS晶体管的漏极连接，所述第二接触电极与芯片电路连接。

所述GGNMOS晶体管为多指并联的GGNMOS晶体管。

所述连接N掺杂部分和P掺杂部分的金属为铜或者铝。

本发明还提供了一种静电放电保护电路的制作方法，该方法包括：

提供一栅极接地N型金属氧化物半导体GGNMOS晶体管，所述GGNMOS晶体管至少包括位于半导体衬底表面的栅极，栅极两侧衬底内、掺杂类型为N型的源极和漏极；在形成所述源极和漏极的同时，在半导体衬底内的冗余区域形成珀耳帖冷却元件的N掺杂部分和P掺杂部分；

在GGNMOS晶体管表面形成金属间互连层，所述金属间互连层内具有填充有金属的连接孔；