[发明专利]一种高集成度功率薄膜混合集成电路的集成方法

说明书

技术领域

本发明涉及混合集成电路，进一步来说，涉及薄膜混合集成电路，尤其涉及高集成度功率薄膜混合集成电路。 

背景技术

原有混合电路的集成技术中，在陶瓷基片的混合集成面是采用二维平面集成技术或三维垂直堆叠芯片技术，将半导体芯片、其他片式元器件直接装贴在薄膜基片上，再采用键合丝（金丝或硅铝丝）进行引线键合，完成整个电器连接，最后在特定的气氛中将管基和管帽进行密封而成。

原有技术存在的主要问题是：由于是采用二维平面集成技术，半导体芯片、其他片式元器件以最大面方向贴装到陶瓷基片上，芯片与基片的引线键合从一个焊点到另一个焊点之间需要一定的跨度，再加上基片上还需要根据具体电路的要求制作必要的薄膜电阻、薄膜电容、薄膜电感等，因此，基片表面的芯片贴装数量有限，芯片集成效率受基片面积的影响，芯片集成度难以提高。若采用三维垂直堆叠芯片技术，则芯片工作时，产生热量叠加，增加散热的难度，限制混合集成电路功率的进一步提升。

中国专利数据库中，涉及高密度集成电路的申请件不少，如99813068.0号《高密度集成电路》、02121825.0号《高密度集成电路构装结构及其方法》、200410063042.6号《高密度集成电路》、201010141336.1号《高密度集成电路模块结构》、201110334691.5号《一种高密度集成电路封装结构、封装方法以及集成电路》等。但尚无高集成度功率薄膜混合集成电路的申请件。

发明内容

本发明的目的是提供一种高集成度功率薄膜混合集成电路的集成方法，将所有芯片或其他片式元器件的最大面与基片或底座进行装贴，确保所有芯片或其他片式元器件与基片或底座进行最大面积的接触，增大散热面积、加快散热速度，达到提升功率混合集成电路的最大使用功率。

为达到上述发明目的，发明人采用底座有垂直凸起金属薄片的凸形管基代替传统的平面形管基，在凸形管基的水平面及凸起部分的两侧面同时集成芯片和片式元器件，两侧面之间通过具有金属导体与底座绝缘的通孔进行电气连接；先采用溅射或蒸发的方式，在陶瓷基片上形成一层镍-铬合金电阻薄膜，薄膜厚度由产品要求的方块电阻进行控制；接着再用同样的方式形成一层金属薄膜，金属薄膜的厚度由通过的电流密度进行确定；然后，按产品设计的图形对电阻薄膜、金属薄膜进行光刻和选择性腐蚀，即得到所需的薄膜图形；再经激光调阻和划片分离后，即得到所需的水平贴装基片及垂直贴装基片；再采用共晶焊接或浆料粘接的方式将基片装贴在凸形管基底座的水平面及垂直面上，最后采用薄膜混合集成的方式，在基片上集成一个以上半导体芯片或片式元器件，并完成半导体芯片的引线键合。

上述镍-铬合金电阻薄膜中Ni与Cr的质量配比是80％∶20％。

上述通孔由绝缘陶瓷和两端面镀镍或镀金的金属导体组成，金属导体在中心，绝缘陶瓷包住该金属导体；通孔位于凸形管基的凸起部分。

上述片式元器件不包括半导体芯片。

本发明方法有以下特点：①在凸形管基的水平面及凸起部分的两侧面同时进行芯片或其他片式元器件，实现所有芯片或片式元器件与基片或底座进行最大面积的接触，增大散热面积、加快散热速度，达到提升功率混合集成电路最大使用功率的目的；②在凸形管基的水平面及凸起部分的两侧面同时进行芯片或片式元器件，实现高密度三维集成，大大提高混合集成电路的集成度；③可集成更多的半导体芯片和片式元器件，从而可集成更多的功能；④可减少整机应用系统使用电子元器件的数量，从而减小整机的体积，提高应用系统的可靠性；⑤由于采用高密度集成，大大缩短引线长度，可进一步提高混合集成电路的工作频率和可靠性。

用本方法生产的此类器件广泛应用于航天、航空、船舶、精密仪器、通讯、工业控制等功率信号处理或功率驱动领域，特别适用于装备系统小型化、高可靠的领域，具有广阔的市场前景和应用空间。

附图说明

    附图用以比较本发明与原有技术的区别，并进一步说明本发明方法。

图1为原有集成技术示意图，图2为本发明的凸形管基凸起部分侧面示意图，图3为凸形管基的凸起部分正面示意图，图4 为通孔结构示意图，图5为水平贴装基片示意图，图6为垂直贴装基片示意图，图7为本发明的集成技术示意图。

图中，1为平面形管基，2为管脚，3为平面形底座，4为内引线，5为阻带，6为芯片，7为导带/键合区，8为垂直堆叠芯片，9为片式元器件，10为陶瓷基片，11为凸形管基，12为通孔，13为凸形底座，14为两端面镀镍或镀金的金属导体，15为绝缘陶瓷，16为水平陶瓷基片，17为垂直陶瓷基片，18为金属焊料。