[发明专利]通孔结构及方法

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地来说，涉及半导体装置及其形成方法。

背景技术

由于多种电子部件(例如，晶体管、二极管、电阻、电容器等)的集成密度的不断改进，从而，半导体工业经历了快速的增长。在极大程度上，在集成密度上的这种改进来自于最小部件尺寸的不断减小，从而使得更多的部件集成在指定区域中。最近，由于对甚至更小的电子器件的需求的增加，所以对半导体管芯的更小的封装技术和更有创造性的封装技术的需求也在增加。

随着半导体技术的发展，三维集成电路已经成为进一步减小半导体芯片的物理尺寸的一个有效选择。在三维集成电路中，在不同晶圆上制造诸如电路逻辑、存储处理、处理器电路等的有源电路，并且使用拾取-放置技术在封装部件的顶部上堆叠每个晶圆管芯。通过采用三维集成电路可以获得更高的密度。总而言之，三维集成电路可以获得较小的物理尺寸、较小的成本效益、提高的性能以及较低能耗。

为了连接在堆叠半导体管芯中的电路，使用硅通孔提供穿过堆叠管芯主体的垂直连接沟道。可以通过使用合适的技术来形成硅通孔。例如，为了形成硅通孔，可以在半导体衬底的有源侧上形成开口，其中，开口比半导体衬底的有源器件更深地延伸到半导体衬底中。然后，这些开口填充有诸如铜、铝、钨、银、金等的导电材料。在填充开口之后，可以通过诸如化学机械抛光工艺或蚀刻工艺的减薄工艺减薄半导体衬底的背部。对半导体背部实施减薄工艺直到暴露硅通孔的导电材料为止。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种装置，包括：层间介电层，形成在衬底的第一侧上；第一金属化层，形成在所述层间介电层上方，所述第一金属化层包括形成在第一金属间介电材料中的多条金属线；以及通孔，形成在所述衬底中，所述通孔包括：底部，由导电材料形成，并且所述底部紧邻所述衬底的第二侧；侧壁部，由所述导电材料形成，所述侧壁部的第一端耦合至所述底部且所述侧壁部的第二端耦合至所述第一金属化层的金属线；和中部，形成在所述侧壁部之间，并且所述中部由介电材料形成。

在该装置中，所述通孔包括：衬里层，形成在通孔沟槽的侧壁上；势垒层，形成在所述衬里层上；以及晶种层，形成在所述势垒层上。

在该装置中，所述中部的底面低于所述衬底的顶面。

在该装置中，所述中部由所述第一金属间介电材料形成。

在该装置中，所述第一金属间介电材料是感光聚合物材料。

该装置进一步包括：第一侧互连结构，形成在所述第一金属化层上方；以及第二侧互连结构，形成在所述衬底的所述第二侧上方，其中，所述第二侧互连结构耦合至所述通孔。

在该装置中，所述导电材料是铜。

根据本发明的另一方面，提供了一种方法，包括：在所述衬底的第一侧上方形成层间介电层；在所述衬底中形成开口；用导电材料填充所述开口，其中，所述开口的上部没有所述导电材料；以及在所述衬底上方沉积介电材料，其中，所述介电材料被填充在所述开口的上部中。

该方法进一步包括：在所述开口的侧壁和底部上形成衬里层；在所述衬里层上方形成势垒层；在所述势垒层上方形成晶种层；沉积所述晶种层的光刻胶层；图案化所述光刻胶层；以及对所述晶种层应用喷镀工艺。

该方法进一步包括：使用光刻胶剥离工艺去除所述光刻胶层的剩余部分。

该方法进一步包括：在所述衬底的第一侧上方形成第一侧互连结构；以及对所述衬底的第二侧应用减薄工艺直到从所述衬底的第二侧露出所述开口的所述导电材料为止。

在该方法中，所述导电材料是铜。

在该方法中，所述介电材料是感光材料。

在该方法中，所述上部的底面低于所述衬底的顶面。

根据本发明的又一方面，提供了一种方法，包括：在衬底中自所述衬底的第一侧形成开口；在所述开口的侧壁和底部上沉积衬里层；在所述衬里层上方沉积势垒层；在所述势垒层上方沉积晶种层；在所述晶种层上方形成光刻胶层；图案化所述光刻胶层，从而：去除所述开口中的所述光刻胶层；以及去除所述衬底上的所述光刻胶层的部分，以在所述光刻胶层中形成互连沟槽；使用电化学镀工艺用导电材料填充所述开口，所述开口的上部没有所述导电材料；使用所述电化学镀工艺用所述导电材料将所述互连沟槽填充至第一金属线；以及在所述开口和所述互连沟槽上方沉积介电材料，其中，所述开口的所述上部填充有所述介电材料。

该方法进一步包括：研磨所述衬底的第二侧直到暴露所述开口的所述导电材料为止。

在该方法中，所述导电材料是铜。