[发明专利]一种移位寄存器单元、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：

上拉控制模块，用于接收输入信号，并向上拉节点输出上拉控制信号；

上拉模块，用于根据上拉节点的上拉控制信号，将第一时钟信号输出端子输出的信号提供给第一输出端子；

复位模块，用于根据复位信号，向上拉节点和第一输出端子提供第一电源电压；

去噪模块，用于在第一输出端子输出的信号的电平值大于第一设定阈值时，保存该第一输出端子输出的信号，在去噪控制信号输出端子输出的信号的电平值大于第二设定阈值时，从第二输出端子输出保存的第一输出端子输出的信号。

2.如权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：

复位控制模块，用于根据第二电源电压和上拉控制信号，向复位控制节点输出复位控制信号；

所述复位模块，具体用于根据复位信号和复位控制信号，向上拉节点和第一输出端子提供第一电源电压。

3.如权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：

复位控制模块，用于根据第二时钟信号输出端子输出的信号和上拉控制信号，向复位控制节点输出复位控制信号，所述第一时钟信号输出端子输出的信号与第二时钟信号输出端子输出的信号的相位相反；

所述复位模块，具体用于根据第二时钟信号输出端子输出的信号、复位信号和复位控制节点的复位控制信号，向上拉节点和第一输出端子提供第一电源电压。

4.如权利要求3所述的移位寄存器单元，其特征在于，所述去噪控制信号输出端子与第二时钟信号输出端子相连或者与复位控制节点相连，所述第二时钟信号输出端子输出的信号的相位与第一时钟信号输出端子输出的信号的相位相反，所述去噪模块包括：第七晶体管、第十四晶体管和第二电容；

第七晶体管，其控制端和第一端共同地连接到第一输出端子，其第二端连接到第十四晶体管的第一端；

第十四晶体管，其控制端连接到复位控制节点或第二时钟信号输出端子，其第二端连接到第二输出端子；

第二电容，其一端连接第一电源电压，另一端连接到第七晶体管的第一端。

5.如权利要求4所述的移位寄存器单元，其特征在于，所述上拉控制模块包括：

第一晶体管，其控制端和第一端共同地连接输入信号，其第二端连接到上拉节点。

6.如权利要求5所述的移位寄存器单元，其特征在于，所述上拉模块包括：第三晶体管和第一电容；

第三晶体管，其控制端连接到上拉节点，其第一端连接第一时钟信号输出端子，其第二端连接到第一输出端子；

第一电容，其一端连接到上拉节点，其另一端连接到第一输出端子。

7.如权利要求6所述的移位寄存器单元，其特征在于，所述复位控制模块包括：第五晶体管、第六晶体管、第八晶体管和第九晶体管；

第五晶体管，其控制端连接到第九晶体管的第二端，其第一端连接第二时钟信号输出端子，其第二端连接到复位控制节点；

第六晶体管，其控制端连接到上拉节点，其第一端连接到复位控制节点，其第二端连接第一电源电压；

第八晶体管，其控制端连接到上拉节点，其第一端连接到第九晶体管的第二端，其第二端连接第一电源电压；

第九晶体管，其控制端和第一端共同地连接第二时钟信号输出端子。

8.如权利要求7所述的移位寄存器单元，其特征在于，所述复位模块包括：第二晶体管、第四晶体管、第十晶体管、第十一晶体管、第十二晶体管和第十三晶体管；

第二晶体管，其控制端连接复位信号，其第一端连接到上拉节点，其第二端连接第一电源电压；

第四晶体管，其控制端连接复位信号，其第一端连接到第一输出端子，其第二端连接第一电源电压；

第十晶体管，其控制端连接到复位控制节点，其第一端连接到上拉节点，其第二端连接第一电源电压；

第十一晶体管，其控制端连接到复位控制节点，其第一端连接到第一输出端子，其第二端连接第一电源电压；

第十二晶体管，其控制端连接第二时钟信号输出端子，其第一端连接到第一输出端子，其第二端连接第一电源电压；

第十三晶体管，其控制端连接第二时钟信号输出端子，其第一端连接输入信号，其第二端连接到上拉节点。