[发明专利]一种移位寄存器、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器，其特征在于，包括：

第一时钟电路，与起始信号电路连接，并与第二时钟电路、第三时钟电路、复位电路连接于控制节点A，在第一时钟信号的控制下，将起始信号输入到控制节点A；

第二时钟电路，在第一时钟信号的控制下，将第二时钟信号输出给信号输出端OUTPUT；

关闭信号电路，与第三时钟电路连接于控制节点B，接收起始信号电路输出的起始信号，将第一电平信号输出至信号输出端OUTPUT；

起始信号电路，在第一时钟电路输出的起始信号的控制下，将自身的起始信号输出给控制节点B；

第三时钟电路，在第三时钟信号的控制下，将第一电平信号输出至控制节点A，将第二电平信号输出至控制节点B。

2.如权利要求1所述的一种移位寄存器，其特征在于，所述第一时钟电路包括第一晶体管M1，所述第一晶体管的栅极连接所述第一时钟信号输入端，第一晶体管的源极连接起始信号输入端，第一晶体管的漏极连接控制节点A。

3.如权利要求2所述的一种移位寄存器，其特征在于，所述第二时钟电路包括第三晶体管M3和第一电容C1，所述第三晶体管的栅极连接控制节点A，第三晶体管的源极连接第二时钟信号，第三晶体管的漏极连接信号输出端OUTPUT，所述第一电容C1连接在第三晶体管M3的栅极与漏极之间。

4.如权利要求3所述的一种移位寄存器，其特征在于，所述关闭信号电路包括第四晶体管M4和第九晶体管M9，所述第四晶体管的栅极连接控制节点B，第四晶体管的源极连接第一电平信号，第四晶体管的漏极连接信号输出端OUTPUT，所述第九晶体管的栅极连接信号输入端OUTPUT，第九晶体管的源极与第四晶体管的源极连接，第九晶体管的漏极与第四晶体管的栅极连接。

5.如权利要求4所述的一种移位寄存器，其特征在于，所述起始信号电路包括第二晶体管M2，所述第二晶体管的栅极连接控制节点A，第二晶体管的源极连接起始信号，第二晶体管的漏极连接控制节点B。

6.如权利要求5所述的一种移位寄存器，其特征在于，所述第三时钟电路包括第六晶体管M6和第五晶体管M5，所述第五晶体管的源极连接第一电平信号，第五晶体管的漏极连接控制节点A，所述第六晶体管的源极连接第二电平信号，第六晶体管的漏极连接控制节点B，所述第五晶体管与所述第六晶体管的栅极连接第三时钟信号。

7.如权利要求1至6任一所述的移位寄存器，其特征在于，还包括复位电路，所述复位电路与关闭信号电路和第三时钟电路连接于控制节点B，在复位信号的控制下，将第一电平信号输出至控制节点A，将第二电平信号输出至控制节点B。

8.如权利要求7所述的移位寄存器，其特征在于，所述复位电路包括第七晶体管M7和第八晶体管M8，所述第七晶体管的源极连接第二电平信号，第七晶体管的漏极连接控制节点B，第八晶体管的源极连接第一电平信号，第八晶体管的源极连接控制节点A，所述第七晶体管与所述第八晶体管的栅极连接复位信号。

9.如权利要求8所述的移位寄存器，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管均为P型晶体管，所述第一电平信号为高电平信号，所述第二电平信号为低电平信号。

10.如权利要求8所述的一种移位寄存器，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管均为N型晶体管，所述第一电平信号为低电平信号，所述第二电平信号为高电平信号。

11.一种栅极驱动电路，其特征在于，包括权利要求1-10中任一所述的移位寄存器。

12.一种显示装置，其特征在于，包括权利要求11所述的栅极驱动电路。