[发明专利]一种移位寄存器、栅极驱动电路及显示装置

说明书

技术领域

本发明涉及液晶显示器领域，特别涉及一种移位寄存器、栅极驱动电路及显示装置。

背景技术

随着液晶显示技术的不断成熟，以及LCD（Liquid Crystal Display，液晶显示器）价格的不断下降，采用液晶显示屏作为生活中多种电子设备的显示屏或者装饰用的电子显示装置，已经逐渐成为一种液晶显示屏消费的发展方向。现有技术的液晶显示屏已被广泛用于各种各样的电器中，如液晶电视、手机等。

液晶显示器由矩阵形式排列的多个像素所组成，具体是由水平和垂直两个方向的像素矩阵构成的。液晶显示器的驱动主要包括数据驱动器和栅级驱动器，其中，数据驱动器将输入的显示数据及时钟信号定时顺序锁存，转换成模拟信号后输入到液晶显示面板的数据线，栅级驱动器将输入的时钟信号经过移位寄存器转换，切换成导通/截止电压，顺次施加到液晶显示面板的栅级线上。

图1为现有技术中一种采用P型晶体管的简单三时钟的移位寄存器的电路结构示意图，P型晶体管的特点是栅极电极输入信号为高压时，晶体管截止；栅极电极输入低压时，晶体管导通。图2为其三阶段的工作时序图，该移位寄存器的工作原理如下：

第一阶段时，第一时钟信号CLK1和开启信号STV变成开启低平信号后，晶体管M3导通，STV信号通过M3传输到晶体管M1的栅极端，并且通过电容C1保持导通状态。同时由STV信号控制的晶体管M5导通，将高压截止信号Vgh传输到晶体管M2的栅极端，使M2关闭；第二阶段时，第二时钟信号CLK2变成导通低平信号后，晶体管M1通过C1保持的导通状态将CLK2的低平信号传输到移位寄存器的输出端Output；第三阶段时，第三时钟信号CLK3变成导通低平信号，晶体管M6导通，将低压导通信号Vgl传输到晶体管M2和M4的栅极，使得M2和M4都导通，M2的导通将Vgh信号传输到Output，M4的导通将Vgh信号传输到M1的栅极，使M1栅极电位变高，从而截止M1。

上述移位寄存器存在以下缺陷，在第二阶段时，M2和M4的栅极信号端信号悬空，无信号控制，导致其电位不稳定，致使M2对M1的信号输出造成了影响；在第一阶段时，此时移位寄存器输出端Output的信号输出效果仅由M1确定，而此时M1输出能力受其栅极电位大小影响，单一输出导致信号质量较差，影响了Output的信号输出效果。

发明内容

本发明实施例提供了一种移位寄存器、栅极驱动电路及显示装置，用以解决在工作过程中出现的电位悬浮、输出的信号质量较差等问题。

本发明提供了一种移位寄存器，包括：

第一时钟电路，与起始信号电路连接，并与第二时钟电路、第三时钟电路、复位电路连接于控制节点A，在第一时钟信号的控制下，将起始信号输入到控制节点A；

第二时钟电路，在第一时钟信号的控制下，将第二时钟信号输出给信号输出端OUTPUT；

关闭信号电路，与第三时钟电路连接于控制节点B，接收起始信号电路输出的起始信号，将第一电平信号输出至信号输出端OUTPUT；

起始信号电路，在第一时钟电路输出的起始信号的控制下，将自身的起始信号输出给控制节点B；

第三时钟电路，在第三时钟信号的控制下，将第一电平信号输出至控制节点A，将第二电平信号输出至控制节点B。

上述的移位寄存器，其中，所述第一时钟电路包括第一晶体管M1，所述第一晶体管的栅极连接所述第一时钟信号输入端，第一晶体管的源极连接起始信号输入端，第一晶体管的漏极连接控制节点A。

上述的移位寄存器，其中，所述第二时钟电路包括第三晶体管M3和第一电容C1，所述第三晶体管的栅极连接控制节点A，第三晶体管的源极连接第二时钟信号，第三晶体管的漏极连接信号输出端OUTPUT，所述第一电容C1连接在第三晶体管M3的栅极与漏极之间。

上述的移位寄存器，其中，所述关闭信号电路包括第四晶体管M4和第九晶体管M9所述第四晶体管的栅极连接控制节点B，第四晶体管的源极连接第一电平信号，第四晶体管的漏极连接信号输出端OUTPUT，所述第九晶体管的栅极连接信号输入端OUTPUT，第九晶体管的源极与第四晶体管的源极连接，第九晶体管的漏极与第四晶体管的栅极连接；第二电容C2的两端分别连接第四晶体管的源极和栅极。

上述的移位寄存器，其中，所述起始信号电路包括第二晶体管M2，所述第二晶体管的栅极连接控制节点A，第二晶体管的源极连接起始信号，第二晶体管的漏极连接控制节点B。