[发明专利]半导体堆叠封装体及其制造方法在审
申请号: | 201210544193.8 | 申请日: | 2012-12-14 |
公开(公告)号: | CN103165586A | 公开(公告)日: | 2013-06-19 |
发明(设计)人: | 吴卓根 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H01L25/065 | 分类号: | H01L25/065;H01L23/48;H01L21/60 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 焦玉恒 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 堆叠 封装 及其 制造 方法 | ||
1.一种半导体堆叠封装体,包括:
插入体;
半导体芯片堆叠,包括垂直堆叠在该插入体的顶表面上的多个第一半导体芯片;
第二半导体芯片,堆叠在该插入体的与该半导体芯片堆叠相反的底表面上;以及
外部电极,附着至该第二半导体芯片的与该插入体相反的顶表面。
2.如权利要求1所述的半导体堆叠封装体,还包括:
第一贯穿电极,穿透该插入体;
第二贯穿电极,穿透该第一半导体芯片以将该第一半导体芯片电连接至该第一贯穿电极;以及
第三贯穿电极,穿透该第二半导体芯片以将该第一贯穿电极电连接至该外部电极。
3.一种半导体堆叠封装体,包括:
第一贯穿电极插入其中的插入体;
半导体芯片堆叠,包括垂直堆叠在该插入体的顶表面上的多个第一半导体芯片;
第二贯穿电极,穿透该半导体芯片堆叠以电连接至该第一贯穿电极;
第二半导体芯片,在该插入体的底表面上;以及
第三贯穿电极,穿透该第二半导体芯片以电连接至该第一贯穿电极。
4.如权利要求3所述的半导体堆叠封装体,还包括覆盖该半导体芯片堆叠的保护层。
5.如权利要求3所述的半导体堆叠封装体,其中该多个第一半导体芯片中的每一个包括存储器芯片。
6.如权利要求3所述的半导体堆叠封装体,其中该第二半导体芯片包括逻辑芯片。
7.如权利要求3所述的半导体堆叠封装体,还包括覆盖该第二半导体芯片的保护层。
8.如权利要求7所述的半导体堆叠封装体,其中该保护层覆盖该第二半导体芯片的侧壁并且暴露该第二半导体芯片的与该插入体相反的顶表面。
9.如权利要求3所述的半导体堆叠封装体,还包括电连接至该第三贯穿电极的外部电极。
10.一种制造半导体堆叠封装体的方法,该方法包括:
在插入体的顶表面上垂直堆叠多个第一半导体芯片,以形成半导体芯片堆叠;以及
在该插入体的与该半导体芯片堆叠相反的底表面上堆叠第二半导体芯片。
11.如权利要求10所述的方法,还包括:
形成穿透该插入体的本体的第一贯穿电极,
其中该第一贯穿电极的一端暴露于该插入体的顶表面以构成第一接触部分,以及该第一贯穿电极的另一端暴露于该插入体的底表面以构成第二接触部分。
12.如权利要求11所述的方法,其中该半导体芯片堆叠形成为包括穿透该多个第一半导体芯片以使该第一半导体芯片彼此电连接的第二贯穿电极,并且该第二贯穿电极电连接至该第一贯穿电极。
13.如权利要求11所述的方法,其中该第二半导体芯片形成为包括穿透该第二半导体芯片的本体的第二贯穿电极,并且该第二贯穿电极电连接至该第一贯穿电极。
14.如权利要求13所述的方法,还包括将外部电极附着至该第二贯穿电极。
15.如权利要求10所述的方法,其中该插入体是包括硅材料的基板。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210544193.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类