[发明专利]半导体堆叠封装体及其制造方法

说明书

技术领域

本公开的示范实施例涉及半导体封装体，更具体涉及半导体堆叠封装体及其制造方法。

背景技术

随着对于更小及性能更高的电子产品的需求，已持续开发了用以制造大容量半导体模块和/或大容量半导体封装体的各种技术。响应于上述需求，已提出垂直堆叠多个半导体芯片（例如，存储器芯片和/或逻辑芯片）的技术。

发明内容

示范实施例涉及半导体堆叠封装体及其制造方法。

此外，实施例涉及包括半导体堆叠封装体的电子系统。

根据一些实施例，一种半导体堆叠封装体包括：插入体；半导体芯片堆叠，包括垂直堆叠在插入体的顶表面上的多个第一半导体芯片；第二半导体芯片，堆叠在插入体的与半导体芯片堆叠相反的底表面上；以及外部电极，附着至第二半导体芯片的与插入体相反的顶表面。

根据另一实施例，一种半导体堆叠封装体包括：第一贯穿电极插入其中的插入体；半导体芯片堆叠，包括垂直堆叠在插入体的顶表面上的多个第一半导体芯片；第二贯穿电极，穿透半导体芯片堆叠以电连接至第一贯穿电极；第二半导体芯片，在插入体的底表面上；以及第三贯穿电极，穿透第二半导体芯片以电连接至第一贯穿电极。

半导体堆叠封装体还可包括覆盖半导体芯片堆叠的保护层。

多个第一半导体芯片的每一个可包括存储器芯片。

第二半导体芯片可包括逻辑芯片。

半导体堆叠封装体还可包括覆盖第二半导体芯片的保护层。

根据又一实施例，一种制造半导体堆叠封装体的方法包括：在插入体的顶表面上垂直堆叠多个第一半导体芯片，以形成半导体芯片堆叠；以及在插入体的与半导体芯片堆叠相反的底表面上堆叠第二半导体芯片。

该方法还可包括形成穿透插入体的本体的第一贯穿电极。第一贯穿电极的一端可暴露于插入体的顶表面，以构成第一接触部分，并且第一贯穿电极的另一端可以暴露于插入体的底表面，以构成第二接触部分。

附图说明

从结合附图的以下详细描述可更清楚地理解以上和其他方面、特征和其他优点，其中

图1是示出半导体堆叠封装体的示例的截面图；

图2至12是示出根据一些示范实施例的制造半导体堆叠封装体的方法及由此制造的半导体堆叠封装体的截面图；

图13是示出对比示例的半导体堆叠封装体的截面图，以描述根据一些实施例的半导体堆叠封装体及其制造方法的优点；

图14是示出根据本发明构思的变型实施例的半导体堆叠封装体并且示出其制造方法的截面图；以及

图15是示出包括根据一些实施例的半导体堆叠封装体的电子系统的示例的示意方块图。

具体实施方式

下面参考附图来描述示范实施例。在没有偏离本公开的精神和教导的情况下，多种不同形式及实施例是可能的，因此，本公开不应该被理解为局限于本文所述的实施例。相反，提供这些实施例以使得本公开透彻以及向本领域技术人员传达本公开的范围。在图中，为了清楚起见，可能夸大层及区域的尺寸和相对尺寸。在通篇说明书中，相同的参考标号或相同的参考指示符表示相同的元件。

本文参考为实施例（及中间结构）的示意图示的截面图示来描述示范实施例。这样，例如由于制造技术和/或公差所造成的图示的形状的变化是可预期的。因此，公开的实施例不可理解为对本文示出的区域的特定形状的限制，而是要理解为包含例如因制造所造成的形状的偏差。

本文所使用的术语仅为了描述特定实施例而不旨在成为实施例的限制。如本文所使用的，单数形式“一”、“所述”及“该”旨在包括复数形式，除非上下文有明确另外指示。应进一步理解的是，当本文使用术语“具有”、“包括”、“包含”时，说明存在所述的特征、步骤、操作、元件和/或构件，但是不排除存在或附加一个或多个其它特征、步骤、操作、元件、构件和/或其组。

应理解，当元件被描述为“耦接至”、“连接至”或“相应于”另一元件或“在另一元件上”时，它可直接“耦接”、“连接”或“响应于”该另一元件或“直接在该另一元件上”，或者也可存在插入元件。相反，当提及元件被描述为“直接耦接至”、“直接连接至”、“直接响应于”另一元件或“直接在另一元件上”时，则不存在插入元件。如本文所使用的，术语“和/或”包括相关列出项目中的一者或多者的任何或所有组合。

应理解，虽然本文可使用术语第一、第二等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语只是用以使得元件彼此区分。因此，在不脱离本实施例的教导的情况下，第一元件可被称为第二元件。