[发明专利]一种半导体超浅结的制备方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及半导体超浅结的制备方法。

背景技术

等离子体浸没离子注入(Plasma ImmersionIonlmplantation，PIII)技术被认为是替代IBII制作超浅结的一项新的掺杂技术。PIII是将基片直接浸没在等离子体中，当基片台加负脉冲偏压时，在电子等离子体频率倒数的时间尺度内，基片表面附近的等离子体中的电子被排斥，剩下惯性较大的离子形成离子母体鞘层。随后，在离子等离子体频率的时间内离子被加速注入到基片中，这导致等离子体与鞘层之间的边界向等离子体区域推进，暴露出的新离子又被提取出来，即鞘层随着离子的运动而扩张。在更长时间尺度内，鞘层稳定于稳态的蔡尔德定律鞘层(等离子体中离子运动满足蔡尔德定律)。PIII与IBII相比有很多优：首先PIII没有IBII的离子提取、聚焦、扫描等装置，设备简单，成本低；其次PIII为非扫描式掺杂，可实现大面积同时注入，注入效率高；再次IBII为line-of-sight过程，而PIII为outline-of-sight过程，能实现三维复杂结构工件的掺杂；还有PIII掺杂离子能量分布很宽，注入能量无理论限制，能实现高剂量、低能量离子掺杂。

在利用PIII系统进行硅片的超浅结注入时，由于需要在硅基片上形成超浅的注入结深，同时又需要保证一定浓度的掺杂剂量，因此需要外加负脉冲注入偏压低于一定值，同时保证一定的注入时间。但由于偏压越低，硅片表面形成的鞘层越不稳定，同时低压长时间注入会增加掺杂离子的表面沉积，从而影响到对硅基片的注入，如何在保证掺杂注入结深与掺杂剂量的同时提高外加负脉冲注入偏压，在超浅结的制备亟待解决。

发明内容

本发明要解决的问题是提供一种半导体超浅结的制备方法，解决了等离子体浸没离子注入法在制备超浅结时，难以提高外加负脉冲注入偏压，从而同时保证掺杂注入结深与掺杂剂量的问题。

为解决上述问题，本发明提供了半导体超浅结的制备方法，采用的离子注入法为等离子体浸没离子注入法，包含：

在硅基片的表面制备阻挡层，所述阻挡层用来阻挡进行离子注入时注入的离子；

对所述硅基片从阻挡层面进行离子注入；

在完成所述离子注入后，去除所述阻挡层。

进一步地，所述阻挡层包含对离子注入的离子的阻挡能力与所述硅基片相当或较弱的薄膜。

进一步地，所述阻挡层为二氧化硅。

进一步地，所述离子注入法采用的离子为硼离子或磷离子。

进一步地，所述离子注入的能量为100ev～2Kev。

进一步地，所述离子注入的腔室包含低气压腔室，其气压范围在0.1mTorr到10mTorr之间。

进一步地，所述硅基片的尺寸为100mm～200mm。

本发明提供的半导体超浅结的制备方法，与不利用阻挡层掩盖，直接进行等离子体浸没离子注入相比，在相同的注入深度，利用阻挡层进行阻挡一部分注入离子的注入方式可以提高离子注入的能量。由于注入能量越高，在注入时硅基片表面形成的鞘层将会越稳定，这将有利用改善超浅结注入的均匀性。

附图说明

图1为直接进行掺杂离子注入的剖面示意图；

图2为本发明实施例提供的半导体超浅结的制备方法在硅基片上制备阻挡层的剖面示意图；

图3为本发明实施例提供的半导体超浅结的制备方法在表面具有阻挡层的硅基片上进行掺杂离子注入的剖面示意图；

图4为本发明实施例提供的半导体超浅结的制备方法在去除掉硅基片上阻挡层后的硅基片剖面示意图。

具体实施方式

图1为直接进行掺杂离子注入的硅基片剖面示意图。如图所示，硅基片1放置在PIII系统的真空腔室（未画出）中，同时外加负的脉冲电压，硅基片1周围的等离子体在负脉冲偏压的作用下产生正离子鞘层，正离子鞘层中的待掺杂正离子2在硅基片1上的负脉冲偏压的作用下加速注入进硅基片1中。掺杂区域3表明了掺杂离子的注入结深。由于需要在掺杂区域3形成超浅结，因此外加在硅基片1上的负脉冲电压要求一定低的数值，而在低压下，硅基片1表面形成的正离子鞘层可能会不稳定，同时掺杂离子可能会在硅基片1的表面堆积而不是注入到表面之下，从而影响到注入的效果。例如制备10nm的超浅结深，应对现有的负脉冲注入偏压为300V左右