[发明专利]一种低关断态电流晶体管电路

权利要求书

1.一种低关断态电流晶体管电路，其特征为包括第一晶体管、晶体管串和开关；第一晶体管的栅极接晶体管串的栅极，第一晶体管的源极、第一晶体管的体区和晶体管串的体区接公共端，第一晶体管的漏极接晶体管串的源极，开关一端接第一晶体管的栅极、另一端接公共端，开关由开关控制端控制；第一晶体管的栅极、晶体管串的漏极为本电路和外部电路的互连节点，公共端可以是电源VDD或是地线。

2.如权利要求1所述，第一晶体管、晶体管串串联，电路处于关断态时，负反馈作用可以减小关断态电流；同时，晶体管的体效应和负的栅极源极电压差也将减小关断态电流，从而实现低关断态电流。

3.如权利要求1所述第一晶体管，可以由NMOS晶体管来实现，也可以由PMOS晶体管来实现。当第一晶体管由NMOS晶体管实现时，公共端为地线；当第一晶体管由PMOS晶体管实现时，公共端为电源VDD。

4.如权利要求1所述晶体管串，可以由NMOS晶体管构成，也可以由PMOS晶体管构成，其类型由第一晶体管的实现方式决定：当第一晶体管由NMOS晶体管实现时，晶体管串由NMOS晶体管构成；当第一晶体管由PMOS晶体管实现时，晶体管串由PMOS晶体管构成。

5.如权利要求1所述晶体管串，其中晶体管的数目为1至8个，分别命名为第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管；晶体管串中所有晶体管的栅极连接在一起，所有晶体管的体区连接在一起，第二晶体管的漏极接第三晶体管的源极、第三晶体管的漏极接第四晶体管的源极、第四晶体管的漏极接第五晶体管的源极、第五晶体管的漏极接第六晶体管的源极、第六晶体管的漏极接第七晶体管的源极、第七晶体管的漏极接第八晶体管的源极、第八晶体管的漏极接第九晶体管的源极；第二晶体管的源极为晶体管串的源极，第二晶体管的栅极为晶体管串的栅极，最后序号晶体管的漏极为晶体管串的漏极。

6.如权利要求1所述开关，可以由NMOS晶体管来实现，也可以由PMOS晶体管来实现，其实现方式由第一晶体管的实现方式决定：当第一晶体管由NMOS晶体管实现时，开关由NMOS晶体管来实现；当第一晶体管由PMOS晶体管实现时，开关由PMOS晶体管来实现。

7.如权利要求1所述开关，由NMOS晶体管实现时，开关控制端为高电平时开关导通，开关控制端为低电平时开关断开；开关由PMOS晶体管实现时，开关控制端为高电平时开关断开，开关控制端为低电平时开关导通。