[发明专利]一种QFN封装器件的制造方法

说明书

技术领域

本发明涉及半导体元器件制造技术领域，尤其涉及到高I/O密度的四边扁平无引脚封装件的制造方法。

背景技术

随着电子产品如手机、笔记本电脑等朝着小型化，便携式，超薄化，多媒体化以及满足大众化所需要的低成本方向发展，高密度、高性能、高可靠性和低成本的封装形式及其组装技术得到了快速的发展。与价格昂贵的BGA等封装形式相比，近年来快速发展的新型封装技术，即四边扁平无引脚QFN（Quad Flat Non—lead Package）封装，由于具有良好的热性能和电性能、尺寸小、成本低以及高生产率等众多优点，引发了微电子封装技术领域的一场新的革命。

图1A和图1B分别为传统无台阶式结构设计的QFN封装结构的背面示意图和沿I-í剖面的剖面示意图，该QFN封装结构包括引线框架11，塑封材料12，粘贴材料13，IC芯片14，金属导线15，其中引线框架11包括芯片载体111和围绕芯片载体111四周排列的引脚112，IC芯片14通过粘片材料13固定在芯片载体111上，IC芯片14与四周排列的引脚112通过金属导线15实现电气连接，塑封材料12对IC芯片14、金属导线15和引线框架11进行包封以达到保护和支撑的作用，引脚112裸露在塑封材料12的底面，通过焊料焊接在PCB等电路板上以实现与外界的电气连接。底面裸露的芯片载体111通过焊料焊接在PCB等电路板上，具有直接散热通道，可以有效释放IC芯片14产生的热量。与传统的TSOP和SOIC封装相比，QFN封装不具有鸥翼状引线，导电路径短，自感系数及阻抗低，从而可提供良好的电性能，可满足高速或者微波的应用。裸露的芯片载体提供了卓越的散热性能。

随着IC集成度的提高和功能的不断增强，IC的I/O数随之增加，相应的电子封装的I/O引脚数也相应增加，但是传统的四边扁平无引脚封装件，单圈的引脚围绕芯片载体呈周边排列，限制了I/O数量的提高，满足不了高密度、具有更多I/O数的IC的需要。传统的无台阶式结构设计的QFN封装即使具有多圈排列的引脚，由于无法有效的锁住塑封材料，导致引线框架与塑封材料结合强度低，易于引起引线框架与塑封材料的分层甚至引脚或芯片载体的脱落，而且无法有效的阻止湿气沿着引线框架与塑封材料结合界面扩散到电子封装内部，严重影响了封装体的可靠性。即使传统的QFN封装具有台阶式结构设计，只能是基于单圈引脚或者交错的多圈引脚实现的，所有引脚的每一个外端都必须延伸至封装体一侧，暴露在外部环境中，导致湿气极易扩散至封装内部，影响产品的可靠性，而且由于空间的限制，根本无法实现更高密度的封装。传统QFN封装的芯片载荷和引脚必须基于事先制作成型的引线框架结构，否则芯片载荷和引脚由于缺乏机械支撑和连接而无法完成所有的封装工艺过程。传统QFN封装在塑封工艺时需要预先在引线框架背面粘贴胶带以防止溢料现象，待塑封后还需进行去除胶带、塑封料飞边等清洗工艺，增加了封装成本增高。传统QFN封装仅采用单一封胶体进行包覆密封，如果台阶式结构存在，极易因包封不完全产生气泡、空洞等缺陷，从而影响封装的可靠性。因此，为了突破传统QFN封装的低I/O数量的瓶颈，解决传统QFN封装的上述可靠性和降低封装成本，急需研发一种高可靠性、低成本、高I/O密度的QFN封装器件及其制造方法。

发明内容

本发明提供了一种QFN封装器件的制造方法，以达到突破传统QFN封装的低I/O数量、高封装成本的瓶颈和提高封装体的可靠性的目的。

为了实现上述目的，本发明采用下述技术方案，包括以下步骤：

步骤1：采用曝光显影方法，在金属基材下表面形成具有窗口的掩膜材料层。

步骤2：采用电镀方法在金属基材下表面掩膜材料层的窗口中制作外芯片载体和外引脚。

步骤3：采用电镀或者化学镀方法在外芯片载体和外引脚的表面制作第一金属材料层。

步骤4：移除金属基材下表面的掩膜材料层，形成凹槽。

步骤5：采用注塑或者丝网印刷方法在外芯片载体与外引脚之间、外引脚与外引脚之间的凹槽中填充绝缘材料。

步骤6：采用机械磨削方法减薄金属基材的厚度。

步骤7：采用电镀或化学镀方法在减薄后的金属基材上表面制作第二金属材料层。

步骤8：采用刀片切割、激光切割或者水刀切割方法选择性切割减薄后的金属基材，形成具有台阶结构的芯片载体和引脚，芯片载体包括内芯片载体和外芯片载体，引脚包括内引脚和外引脚。

步骤9：通过粘贴材料将IC芯片配置于内芯片载体或内引脚表面的第二金属材料层上。