[发明专利]PMOS晶体管及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种PMOS晶体管及其形成方法。

背景技术

晶体管作为最基本的半导体器件目前正被广泛应用，随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸变得比以往更短；然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。目前，现有技术主要通过提高晶体管沟道区的应力，以提高载流子迁移，进而提高晶体管的驱动电流，减少晶体管中的漏电流。

现有技术提高晶体管沟道区的应力的方法为：在晶体管的源/漏区形成应力衬垫层，其中，PMOS晶体管的应力衬垫层的材料为硅锗（SiGe），半导体衬底中的硅和应力衬垫层中的硅锗之间因晶格失配形成压应力，从而提高PMOS晶体管的性能；NMOS晶体管的应力衬垫层的材料为碳化硅（SiC），半导体衬底中的硅和应力衬垫层中的碳化硅之间因晶格失配形成拉应力，从而提高NMOS晶体管的性能。

现有技术在形成具有应力衬垫层的PMOS晶体管时，包括如下步骤：

参考图1，提供半导体衬底101，在所述半导体衬底101表面形成栅极结构，所述栅极结构包括位于半导体衬底101上的栅介质层103、位于栅介质层103上的栅极105以及位于栅介质层103和栅极105侧壁上的侧墙107；

参考图2，通过干法刻蚀在栅极结构两侧的半导体衬底101内形成开口109；

参考图3，通过湿法刻蚀工艺刻蚀所述开口109底部和侧壁的半导体衬底101，形成呈西格玛（Sigma或者Σ）状的凹槽；

继续参考图3，在所述凹槽内填充满锗硅层111。

然而，随着半导体技术的发展，对器件性能的要求越来越高，现有PMOS晶体管的形成方法在提高所形成PMOS晶体管性能方面效果有限；而且，通过对开口底部和侧壁上的半导体衬底进行湿法刻蚀形成的西格玛状凹槽形状较难控制，所形成PMOS晶体管的性能不稳定。

更多具有应力衬垫层的晶体管请参考公开号为US2011256681A1的美国专利申请。

发明内容

本发明解决的问题是提供一种PMOS晶体管及其形成方法，降低形成PMOS晶体管的工艺难度，提高所形成PMOS晶体管的性能。

为解决上述问题，本发明提供了一种PMOS晶体管的形成方法，包括：

提供半导体衬底，所述半导体衬底上形成有栅极结构；

在所述栅极结构的侧壁上形成主侧墙；

氧化主侧墙两侧的半导体衬底表面，形成第一氧化层；

去除所述第一氧化层，在半导体衬底内形成第一凹槽；

在主侧墙侧面以及第一凹槽的侧壁上形成伪侧墙；

氧化伪侧墙两侧第一凹槽内的半导体衬底表面，形成第二氧化层；

去除所述第二氧化层，在半导体衬底内形成与第一凹槽贯通的第二凹槽，所述第二凹槽的线宽小于第一凹槽的线宽；

去除所述伪侧墙；

在凹槽内填充满锗硅层。

相应的，本发明还提供了一种PMOS晶体管，包括：半导体衬底、位于半导体衬底上的栅极结构、位于栅极结构侧壁上的主侧墙和位于主侧墙两侧半导体衬底内的锗硅层，所述锗硅层呈线宽逐渐减小的阶梯状。

与现有技术相比，本发明技术方案具有以下优点：

通过氧化主侧墙两侧的半导体衬底表面形成第一氧化层，并去除第一氧化层，在半导体衬底内形成第一凹槽，再在主侧墙侧面以及第一凹槽的侧壁上形成伪侧墙，并氧化伪侧墙两侧第一凹槽内的半导体衬底表面，形成第二氧化层，以及去除第二氧化层，在半导体衬底内形成与第一凹槽贯通、且线宽小于第一凹槽的第二凹槽；然后去除伪侧墙，在凹槽内填充满锗硅层。在伪侧墙去除后，第一凹槽和第二凹槽构成了线宽逐渐减小的阶梯状凹槽，使得所形成的锗硅层也呈阶梯状，由于阶梯状锗硅层与半导体衬底错配度较大，增大了施加于PMOS晶体管沟道区的压缩应力，进而提高了PMOS晶体管沟道区中载流子的迁移率；另外，由于所形成的第一氧化层、第二氧化层和伪侧墙的厚度较易控制，所形成锗硅层的形状较易控制，降低了形成PMOS晶体管的工艺难度，所形成PMOS晶体管性能更加稳定。

进一步的，所述伪侧墙的厚度为10nm~20nm，PMOS晶体管沟道区与最接近的阶梯状锗硅层顶端的距离为10nm~20nm，施加于PMOS晶体管沟道区的压缩应力更大，进一步提高了PMOS晶体管沟道区中空穴的迁移率，提高了PMOS晶体管的性能。