[发明专利]一种应用于高速高精度电路的采样保持电路

说明书

技术领域

本发明涉及数据采集领域，特别涉及一种模拟信号与数字信号转换装置。

背景技术

采样保持电路在模拟信号处理领域广泛应用，特别是在模拟信号与数字信号转换电路中，需要前端输入电压信号能够被采集，并保持一段时间，供后续电路对信号进行处理，要求采样保持电路能够快速反应，采样和保持精度足够高，能满足整个电路系统的要求，并且保持时间足够长，线性度好。

传统的采样保持电路，如图1所示，通常是由一个运算放大器，一个采样电容，一个采样开关，两个选择开关组成，它的工作分为两个阶段，由一个两相时钟控制。其中，第一阶段，开关S1和开关S2导通，开关S3关闭，电路处于采样阶段，采样电容Cs对输入电压信号进行采样。第二阶段，开关S1和开关S2关闭，开关S3导通，电路处于保持阶段，采样电容Cs翻转，输出采样值。

与采样精度和采样速度有关的主要部分有：

采样开关，理想开关应该关断电阻为无穷大，导通电阻为零。开关的导通电阻大小，以及线性度会对输入电压信号造成很大的影响，导致采样电容采样得到的信号幅值不够或者产生二次谐波。

采样电容，采样电容的大小，能够影响采样速度和精度，采样电容过小，会导致电荷泄放对采样信号幅值影响较大，采样电容过大，采样速度无法满足要求。

运算放大器，当采样保持电路处于保持模式时，由运放有限的直流增益造成的输出电压误差为：其中，A为运放的直流增益。运算放大器的增益和带宽能够影响采样的精度。

传统的采样保持电路，存在的不足主要体现在以下几条：

（1）由于电路采用单端结构，其输出摆幅小，共模信号影响大，易受二次谐波影响。

（2）传统采样保持电路，输入电压信号与采样开关之间没有连接低通滤波电路，输入电压信号易受到后端驱动电路影响，产生瞬态尖峰。

（3）采样开关常采用MOS开关或者CMOS开关，导通电阻大，且随输入电压信号幅值发生变化。导通电阻的变化，决定了采样保持电路输出电压建立速度不同，在采样电容上产生不同建立精度的电压，输出电压中会有偶次谐波干扰，降低采样保持电路的SNDR（无杂散动态范围）。

（4）传统采样保持电路常采用普通折叠共源共栅运算放大器，放大器直流增益较小，实现精度有限。

发明内容

针对上述现有技术，本发明提供一种应用于高速高精度电路的采样保持电路，本发明采样保持电路在高速高精度电路中，可以实现对输入电压信号的采样，同时，能够对采样信号进行保持一段时间，方便后端电路对此信号进一步处理。

为了解决上述技术问题，本发明一种应用于高速高精度电路的采样保持电路,包括一个全差分式运算放大器、两个采样电容Cs、两个采样开关S1和五个选择开关S2、S3和S4，由电阻R1和电容C1构成的低通滤波电路；所述全差分式运算放大器为增益增强型折叠共源共栅全差分式运算放大器；全差分式运算放大器正负输入端相连接的结构完全相同，信号输入端通过低通滤波电路与采样开关S1以及选择开关S3连接，采样开关S1的另一端连接采样电容Cs的下极板，选择开关S3实现采样电容Cs下极板与全差分式运算放大器输出端的连接；采样电容Cs的上极板连接选择开关S2和选择开关S4以及全差分式运算放大器的正负输入端，所述选择开关S4实现两个采样电容Cs上极板之间的连接，选择开关S3构成全差分式运算放大器输入与输出之间的连接；