[发明专利]衬底通孔及其形成方法

说明书

技术领域

本发明涉及衬底通孔及其形成方法。

背景技术

自从集成电路发明以来，由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体产业经历了持续快速的发展。大多数情况下，集成密度的提高来源于最小部件尺寸的不断减小，允许更多的元件在给定的芯片面积上集成。

本质上来说，这些集成方面的改进基本上是二维的(2D)，因为被集成元件占用的体积基本上位于半导体晶圆的表面上。尽管光刻方面的明显改进导致了2D集成电路形成方面的显著改进，但二维所能实现的密度还是存在物理限制。限制之一是制造这些元件所需的最小尺寸。而且，当把更多的器件置于单个晶片内时，需要更复杂的设计。

另一个限制是，随着器件数目的增加，所带来的器件之间的互连的数目和长度的大幅增加。当互连的数目和长度增加时，电路RC延迟和能耗都增加。

在解决上述限制的努力中，通常使用三维集成电路(3DIC)和堆叠的管芯。硅通孔(TSV，或有时也被称为衬底通孔)常在3DIC和堆叠的管芯中用于连接管芯。在这种情况下，TSV用于将管芯上的集成电路连接至管芯的背面。此外，TSV还用于提供将集成电路中的地线连接至管芯的背面(其通常被接地铝膜覆盖)的短接地路径。

发明内容

为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种器件，包括：半导体衬底；金属氧化物半导体(MOS)晶体管，包括：栅电极，位于所述半导体衬底上方；和源极/漏极区，位于所述栅电极的旁边；源极/漏极接触塞，包括下部和位于所述下部上方的上部，其中，所述源极/漏极接触塞位于所述源极/漏极区上方并与所述源极/漏极区电连接；栅极接触塞，位于所述栅电极上方并与所述栅电极电连接，所述栅极接触塞的顶面与所述源极/漏极接触塞的上部的顶面齐平；以及衬底通孔(TSV)，延伸进所述半导体衬底，所述TSV的顶面与所述栅极接触塞和所述栅电极之间的界面基本上齐平。

在上述器件中，还包括：位于所述半导体衬底上方的层间电介质，其中，所述栅电极和所述源极/漏极接触塞的下部包括位于所述层间电介质中的部分；以及位于所述层间电介质上方并与所述层间电介质接触的蚀刻停止层，其中，所述TSV的顶面与所述蚀刻停止层接触。

在上述器件中，还包括：位于所述半导体衬底上方的层间电介质，其中，所述栅电极和所述源极/漏极接触塞的下部包括位于所述层间电介质中的部分；以及位于所述层间电介质上方并与所述层间电介质接触的蚀刻停止层，其中，所述TSV的顶面与所述蚀刻停止层接触，其中，所述栅极接触塞和所述源极/漏极接触塞的上部穿透所述蚀刻停止层。

在上述器件中，还包括通孔和位于所述通孔上方的金属线，所述通孔和所述金属线形成双镶嵌结构，并且所述通孔的底面与所述栅极接触塞的顶面接触。

在上述器件中，还包括通孔和位于所述通孔上方的金属线，所述通孔和所述金属线形成双镶嵌结构，并且所述通孔的底面与所述栅极接触塞的顶面接触，还包括：位于所述栅电极上方的层间电介质，其中，所述源极/漏极接触塞的上部包括设置在所述层间电介质中的部分；以及位于所述层间电介质上方的蚀刻停止层，其中，所述通孔延伸进所述蚀刻停止层。

在上述器件中，其中，所述源极/漏极接触塞的上部和下部具有明显的界面。

在上述器件中，还包括位于所述TSV上方并与所述TSV接触的TSV接触塞，所述TSV接触塞与所述栅电极接触塞处于同一平面。

在上述器件中，其中，所述TSV包括：与所述半导体衬底接触的绝缘层；位于所述绝缘层上方的扩散阻挡层；以及位于所述扩散阻挡层上方的金属材料，其中，所述绝缘层、所述扩散阻挡层和所述金属材料中的每一个都从所述界面延伸进所述半导体衬底。