[发明专利]半导体器件设计系统及其使用方法有效
| 申请号： | 201210559158.3 | 申请日： | 2012-12-20 |
| 公开（公告）号： | CN103425812B | 公开（公告）日： | 2016-11-23 |
| 发明（设计）人： | 张智贤;彭永州;薛福隆 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;孙征 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 设计 系统 及其 使用方法 | ||
1.一种半导体器件设计系统，包括：
至少一个处理器；
原理图设计模块，与所述至少一个处理器连接并且被配置成生成用于半导体器件的原理图信息和预着色信息；
网表文件，与所述至少一个处理器连接并且被配置成将所述原理图信息和所述预着色信息存储在非暂时性计算机可读介质上；
布局设计模块，与所述至少一个处理器连接并且被配置成基于所述原理图信息和所述预着色信息设计至少一个掩模，其中，所述布局设计模块被配置成从提取工具接收所述预着色信息；以及
布局与原理图(LVS)比较模块，与所述至少一个处理器连接并且被配置成比较所述至少一个掩模与所述原理图信息和所述预着色信息。
2.根据权利要求1所述的半导体器件设计系统，进一步包括布局寄生提取模块，连接至所述至少一个处理器并且被配置成基于所述原理图信息和所述预着色信息仿真电路的寄生电阻和寄生电容。
3.根据权利要求1所述的半导体器件设计系统，进一步包括提取模块，连接至所述至少一个处理器并且被配置成基于参考字符识别存储在所述网表文件上的所述预着色信息。
4.根据权利要求3所述的半导体器件设计系统，其中，所述参考字符是字符组合。
5.根据权利要求1所述的半导体器件设计系统，其中，所述预着色信息包括金属层信息。
6.根据权利要求1所述的半导体器件设计系统，其中，所述预着色信息包括掩模编号信息。
7.根据权利要求1所述的半导体器件设计系统，其中，所述预着色信息包括部件尺寸信息。
8.一种设计半导体器件的方法，所述方法包括：
使用处理器生成原理图信息和预着色信息；
在非暂时性计算机可读介质包括的网表文件中存储所述原理图信息和所述预着色信息；
基于所述原理图信息和所述预着色信息设计至少一个掩模；以及
基于所述原理图信息和所述预着色信息将所述至少一个掩模与原理图进行比较。
9.一种设计半导体器件的方法，所述方法包括：
使用处理器生成所述半导体器件的原理图；
将所述原理图分成原理图信息和预着色信息并且将所述原理图信息和所述预着色信息存储在网表文件中；
从所述网表文件中提取所述预着色信息；
将提取的预着色信息和所述原理图信息传输至布局设计模块、布局与原理图(LVS)比较模块或者布局寄生提取模块中的至少一个。
10.一种非暂时性计算机可读介质，包括：
原理图设计模块，被配置成生成用于半导体器件的原理图信息和预着色信息；
网表文件，被配置成在非暂时性计算机可读介质上存储所述原理图信息和所述预着色信息；
布局设计模块，被配置成基于所述原理图信息和所述预着色信息设计至少一个掩模，其中，所述布局设计模块被配置成从提取工具接收所述预着色信息；以及
布局与原理图(LVS)比较模块，被配置成将所述至少一个掩模与所述原理图信息和所述预着色信息进行比较。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210559158.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：信息处理设备、信息处理方法以及程序
- 下一篇：用于管理嵌套执行流的方法和系统
