[发明专利]沟槽型金属-氧化物-半导体势垒肖特基器件的形成方法有效
申请号: | 201210564065.X | 申请日: | 2012-12-21 |
公开(公告)号: | CN103021867B | 公开(公告)日: | 2016-11-16 |
发明(设计)人: | 贾璐 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沟槽 金属 氧化物 半导体 势垒肖特基 器件 形成 方法 | ||
1.一种沟槽型金属-氧化物-半导体势垒肖特基器件的形成方法,其特征在于,包括:
提供半导体衬底,其上方设置有半导体区,所述半导体衬底包括沟槽晶体管区域及肖特基势垒区域,其中,沟槽晶体管区域的半导体区内形成有沟槽晶体管,肖特基势垒区域的半导体区内形成有被栅极材料层填充的第一沟槽;
在所述半导体区上形成阻挡层及位于所述阻挡层上方的介电层;
在所述介电层上形成图形化光刻胶层,肖特基势垒区域的部分介电层未被所述图形化光刻胶层覆盖,以所述图形化光刻胶层为掩模对所述介电层进行第一刻蚀以形成暴露出所述阻挡层的开口;
以所述图形化光刻胶层为掩模进行第二刻蚀,以形成暴露出所述栅极材料层及半导体区的肖特基势垒接触开口;
去除所述图形化光刻胶层之后,在所述介电层及肖特基势垒接触开口上形成金属层,所述肖特基势垒接触开口下方的半导体区与所述金属层接触,以形成肖特基势垒。
2.根据权利要求1所述的形成方法,其特征在于,所述阻挡层的材料为氮化硅或硅氧氮化物,所述介电层的材料为利用TEOS形成的氧化硅或掺硼磷硅玻璃。
3.根据权利要求1所述的形成方法,其特征在于,所述肖特基势垒接触开口进入所述半导体区的部分的深度为
4.根据权利要求1所述的形成方法,其特征在于,所述栅极材料层的材料为多晶硅。
5.根据权利要求1所述的形成方法,其特征在于,所述金属层包括第一金属层及位于其上方的第二金属层,所述第一金属层的材料为钛钨合金和/或钛硅化合物,所述第二金属层的材料为铝或铝铜合金。
6.根据权利要求1所述的形成方法,其特征在于,沟槽晶体管区域的半导体区内形成有沟槽晶体管及肖特基势垒区域的半导体区内形成有被栅极材料层填充的第一沟槽的形成方法包括:
在所述半导体区内形成所述第一沟槽及第二沟槽,所述第二沟槽设置在沟槽晶体管区域的半导体区内;
在所述第一沟槽及第二沟槽内形成所述栅极材料层;
在所述沟槽晶体管区域的半导体区表面形成阱区,所述第二沟槽的底部设置在所述阱区下方的半导体区内,所述半导体区的掺杂类型为第一掺杂,所述阱区的掺杂类型为第二掺杂;
在所述第二沟槽两侧的阱区内形成第一掺杂类型的源极区,所述源极区设置在所述阱区的表面。
7.根据权利要求6所述的形成方法,其特征在于,在所述介电层上形成图形化光刻胶层之前,对所述介电层及阻挡层进行刻蚀以形成沟槽晶体管接触开口,所述沟槽晶体管接触开口暴露出所述源极区及阱区,所述金属层与所述沟槽晶体管接触开口下方的源极区及阱区接触。
8.根据权利要求6所述的形成方法,其特征在于,所述半导体区的掺杂类型为N型,所述阱区的掺杂类型为P型,所述源极区的掺杂类型为N型。
9.根据权利要求1所述的形成方法,其特征在于,所述半导体区为外延层,其材料为硅。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210564065.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:低内应力的铜电镀方法
- 下一篇:新的抗IL-13抗体及其应用
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造