[发明专利]叠栅式快闪存储器的制作方法

说明书

技术领域

本发明涉及半导体领域，特别涉及叠栅式快闪存储器的制作方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。而在存储器件中，近年来快闪存储器(flash memory)的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度、易于擦除和重写等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

在各种各样的快闪存储器件中，基本分为两种类型：叠栅器件和分栅器件。

叠栅器件的存储结构与常规MOS晶体管不同。常规的MOS晶体管的栅极(gate)和导电沟道间由栅极绝缘层隔开，一般为氧化层(oxide)；而叠栅器件的存储结构在控制栅(CG：control gate，相当于常规的MOS晶体管的栅极)与导电沟道间还多了一层物质，称之为浮栅(FG：floating gate)。由于浮栅的存在，使闪存可以完成三种基本操作模式：即读、写、擦除。即便在没有电源供给的情况下，浮栅的存在可以保持存储数据的完整性。

在公告号为CN1681046B(公告日：2011年7月13日)的中国专利文献中还能发现更多的叠栅式快闪存储器的信息。

图1至图3为现有的叠栅式快闪存储器的制作方法的剖面示意图。

请参考图1，提供衬底200，所述衬底200表面依次形成有隧穿氧化层210、浮栅多晶硅层220、栅间介质层230、控制栅多晶硅层240，依次刻蚀控制栅多晶硅层240、栅间介质层230、浮栅多晶硅层220、隧穿氧化层210，形成叠栅结构，其中栅间介质层230为氧化硅-氮化硅-氧化硅(ONO)结构。

参考图2，采用热氧化工艺，形成覆盖所述叠栅结构的氧化层250。

参考图3，对所述氧化层250进行回刻，形成侧墙260。

上述方法形成的叠栅式快闪存储器的方法为传统工艺，因为“微笑效应”和小尺寸下多层膜蚀刻的工艺稳定性较差等问题，该方法在器件微缩至深亚微米后，面临器件性能退化的问题。其中，图2和图3中虚线部分表示在形成侧墙260之前的叠栅结构中各层的厚度，实线部分表示在形成侧墙260的过程中发生“微笑效应”后，叠栅结构中各层的厚度。

发明内容

本发明解决的问题是现有方法形成的快闪存储器在器件微缩后如何保持工艺的稳定性和器件的性能。

为解决上述问题，本发明提供一种叠栅式快闪存储器的制作方法，包括：

提供半导体衬底，在所述半导体衬底上形成具有开口的膜层，所述开口定义叠栅结构的空间；

在所述开口中形成隧穿介质层、位于所述隧穿介质层上的浮栅、位于所述浮栅上的栅间介质层、位于所述栅间介质层上的控制栅；

去除所述膜层，在所述隧穿介质层、浮栅、栅间介质层和控制栅周围形成第一侧墙；

形成第一侧墙后，在所述隧穿介质层、浮栅、栅间介质层和控制栅两侧的衬底中形成源极、漏极。

可选的，所述位于所述隧穿介质层上的浮栅的形成方法包括：

在隧穿介质层和膜层表面形成浮栅层；

去除高于膜层表面的浮栅层，回刻剩余的浮栅层形成浮栅。

可选的，所述去除高于膜层表面的浮栅层的方法为化学机械抛光，所述回刻为等离子刻蚀。

可选的，位于所述浮栅上的栅间介质层、位于所述栅间介质层上的控制栅的形成方法包括：

在浮栅表面和膜层表面依次形成介质层和控制栅层；

去除高于膜层表面的介质层和控制栅层，形成栅间介质层和控制栅。

可选的，位于所述浮栅上的栅间介质层、位于所述栅间介质层上的控制栅的形成方法包括：

在浮栅表面和膜层表面依次形成介质层和控制栅层；

去除高于膜层表面的介质层和控制栅层、去除浮栅上的部分控制栅层，形成栅间介质层和控制栅。

可选的，所述去除高于膜层表面的介质层和控制栅层的方法为化学机械抛光。

可选的，所述去除浮栅上的部分控制栅层的方法为等离子刻蚀。

可选的，所述等离子刻蚀为光干涉终点检测等离子刻蚀。

可选的，所述隧穿介质层的材料为氧化硅，形成隧穿介质层的方法为热氧化。

可选的，所述浮栅和控制栅的材料为多晶硅。

可选的，所述膜层为氮化硅。

可选的，在所述开口中形成隧穿介质层之前还包括步骤：在所述开口侧壁形成第二侧墙，所述第二侧墙的材料为氧化硅。