[发明专利]半导体集成器件形成方法

权利要求书

1.一种半导体集成器件形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底具有第一区域和与第一区域相对的第二区域，所述第一区域的半导体衬底表面形成有第一绝缘材料层，所述第一绝缘材料层表面形成有浮栅材料层，所述浮栅材料层表面形成第二绝缘材料层，在所述第二绝缘材料层表面形成控制栅材料层，所述第二区域的半导体衬底表面形成有隔离层；

在所述第一区域的控制栅材料层表面和第二区域的隔离层表面形成具有开口的掩膜层，其中，位于第一区域的开口为第一开口，位于第二区域的开口为第二开口；

在所述第一开口的侧壁形成第一侧墙，在所述第二开口的侧壁形成第二侧墙；

对所述第一开口暴露出来的控制栅材料层、第二绝缘材料层、浮栅材料层、第一绝缘材料层进行刻蚀；

利用同一形成工艺在所述第一开口、第二开口底部和侧壁表面形成第一氧化层，且在所述第一开口、第二开口内填充满多晶硅，其中第一开口内的多晶硅形成字线，第二开口内的多晶硅形成多晶硅电阻；

去除所述掩膜层和被掩膜层覆盖的位于第一区域的控制栅材料层、第二绝缘材料层、浮栅材料层、第一绝缘材料层，直至暴露出半导体衬底，在第一区域形成分栅式闪存。

2.如权利要求1所述的半导体集成器件形成方法，其特征在于，还包括：在所述多晶硅电阻表面形成第三绝缘层，所述第三绝缘层的两端暴露出多晶硅电阻表面，在所述暴露出的多晶硅电阻表面形成金属硅化物和导电插塞。

3.如权利要求1所述的半导体集成器件形成方法，其特征在于，还包括：在所述多晶硅电阻表面形成第四绝缘层，在所述第四绝缘层表面形成第二多晶硅材料层，对所述第一区域和部分第二区域的第二多晶硅材料层、第四绝缘层进行刻蚀，暴露出所述多晶硅电阻的两端，在所述暴露出的多晶硅电阻表面形成金属硅化物和导电插塞。

4.如权利要求3所述的半导体集成器件形成方法，其特征在于，所述半导体衬底还包括第三区域，所述第三区域用于形成MOS晶体管，所述第四绝缘层、第二多晶硅材料层与第三区域MOS晶体管的栅极结构中的栅介质层、多晶硅栅电极同时形成。

5.如权利要求2或3所述的半导体集成器件形成方法，其特征在于，在所述暴露出的多晶硅电阻表面形成金属硅化物和导电插塞的同时，在所述分栅式闪存的字线表面形成金属硅化物和导电插塞。

6.如权利要求1所述的半导体集成器件形成方法，其特征在于，所述第一侧墙和第二侧墙在同一形成工艺中形成。

7.如权利要求1所述的半导体集成器件形成方法，其特征在于，通过控制第二开口的尺寸和第二侧墙的厚度，控制多晶硅电阻的宽度。

8.如权利要求1所述的半导体集成器件形成方法，其特征在于，通过控制掩膜层的厚度，控制多晶硅电阻的高度。

9.如权利要求1所述的半导体集成器件形成方法，其特征在于，所述掩膜层的材料为氮化硅。

10.如权利要求1所述的半导体集成器件形成方法，其特征在于，所述第一开口、第二开口内的多晶硅掺杂有N型杂质离子或P型杂质离子。

11.如权利要求1所述的半导体集成器件形成方法，其特征在于，所述第一侧墙、第二侧墙、第一绝缘材料层、第二绝缘材料层的材料为氧化硅。

12.如权利要求1所述的半导体集成器件形成方法，其特征在于，所述浮栅材料层的材料为多晶硅、氮化硅或金属，所述控制栅材料层的材料为多晶硅或金属。