[发明专利]浮置二极管及其制作方法

说明书

技术领域

本发明涉及半导体制作领域，尤其涉及一种浮置二极管及其制作方法。

背景技术

浮置二极管能够利用CMOS工艺实现，故得到广泛的应用。如图1所示，为一种现有结构的浮置二极管。其包括p型半导体衬底100，其上具有n型掺杂区20构成N阱。还具有两个对称的位于所述N阱20两端的n+型掺杂区22和位于两个n+型掺杂区22中间的p+型掺杂区21。在N阱20外一侧的半导体衬底100的表面具有p+型掺杂区。其中，位于所述N阱20内的两n+型掺杂区22互相电连接，并作为所述浮置二极管的阴极Vk，所述N阱20内的p+型掺杂区21电连接引出所述浮置二极管的阳极Va，在所述N阱20外一侧的半导体衬底100的p+型掺杂区接地GND。在所述半导体衬底100的表面具有多个浅沟槽隔离结构101限定出p+型掺杂区21和n+型掺杂区22的位置并使得其互相隔离。

这样结构或者类似这样结构的二极管在Vk≥0V这样的条件下，满足Va>Vk>0、Vk>Va>0或Va<0<Vk这三种条件中的一种可以实现正常工作。如果Vk小于GND（Vk<0），Vk和GND之间的PN结就会导通，图示浮置二极管中会产生从n型掺杂区流向衬底的电流。

发明内容

本发明利用高压工艺中现有的掺杂，解决了浮置二极管得受限于Vk小于GND的条件。

为解决上述问题，本发明提供了一种浮置二极管，包括：处于半导体衬底中的第一掺杂区，处于第一掺杂区内的第二掺杂区，处于第二掺杂区内的第三掺杂区；

第一掺杂区边界外的半导体衬底表面具有一第一重掺杂区，所述第一掺杂区的边界和第二掺杂区的边界之间的半导体衬底表面具有一第二重掺杂区；

所述第三掺杂区内的半导体衬底表面具有一第一重掺杂区和两个第二重掺杂区；

其中，所述第一掺杂区、第三掺杂区和第二重掺杂区的掺杂类型相同，第二掺杂区、半导体衬底和第一重掺杂区的掺杂类型相同，第一掺杂区和所述第二掺杂区的掺杂类型相反。

可选的，所述第一重掺杂区和第二重掺杂区引出电极。

可选的，所述第一掺杂区、第三掺杂区和第二重掺杂区的掺杂类型为N型；所述第二掺杂区、半导体衬底和第一重掺杂区的掺杂类型为P型。

可选的，所述第三掺杂区中的两第二重掺杂区互相电连接并引出所述浮置二极管的阴极，所述第三掺杂区中的第一重掺杂区引出所述浮置二极管的阳极，所述第一掺杂区中的第二重掺杂区和第一掺杂区边界外的半导体衬底中的第一重掺杂区互相电连接并接地。

可选的，所述第一掺杂区、第三掺杂区和第二重掺杂区的掺杂类型为P型；所述第二掺杂区、半导体衬底和第一重掺杂区的掺杂类型为N型。

可选的，所述第三掺杂区中的两第二重掺杂区互相电连接并引出所述浮置二极管的阴极，所述第三掺杂区中的第一重掺杂区引出所述浮置二极管的阳极，所述第一掺杂区中的第二重掺杂区和第一掺杂区边界外的半导体衬底中的第一重掺杂区互相电连接并接地。

可选的，所述第一重掺杂区和第二重掺杂区的掺杂浓度大于第三掺杂区的掺杂浓度，所述第三掺杂区的掺杂浓度大于所述第二掺杂区的掺杂浓度，所述第二掺杂区的掺杂浓度大于第一掺杂区的掺杂浓度，所述第一掺杂区的掺杂浓度大于半导体衬底的掺杂浓度。

可选的，所述半导体衬底上包括浅沟槽隔离结构或者硅化物掩蔽层，所述第一重掺杂区和第二重掺杂区之间具有所述浅沟槽隔离结构或者硅化物掩蔽层作为隔离。

可选的，所述第三掺杂区中的第一重掺杂区位于所述第三掺杂区的中间，两第二重掺杂区位于所述第三掺杂区的两端，关于所述第一重掺杂区对称。

还提供了一种如上所述的浮置二极管的制作方法，包括：

提供半导体衬底，所述半导体衬底具有第一掺杂类型；

在所述半导体衬底的表面形成隔离结构，定义出第一重掺杂区和第二重掺杂区；

然后进行形成离子注入，包括：

进行第一离子注入形成第一重掺杂区；

进行第二离子注入形成第二重掺杂区；

进行第三离子注入形成第三掺杂区；

进行第四离子注入形成第二掺杂区；

进行第五离子注入型形成第一掺杂区；

其中，

第一离子注入或第二离子注入的剂量大于第三离子注入的剂量；

第三离子注入的剂量大于第四离子注入的剂量；

第四离子注入的剂量大于第五离子注入的剂量；

且所述第一离子注入和第二离子注入的杂质类型相反；