[发明专利]分栅式快闪存储器的PIP电容及制备方法在审
| 申请号： | 201210567991.2 | 申请日： | 2012-12-24 |
| 公开（公告）号： | CN103021956A | 公开（公告）日： | 2013-04-03 |
| 发明（设计）人： | 张雄 | 申请（专利权）人： | 上海宏力半导体制造有限公司 |
| 主分类号： | H01L21/8247 | 分类号： | H01L21/8247;H01L21/02;H01L27/115;H01L23/522 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 上海市浦东新*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 分栅式快 闪存 pip 电容 制备 方法 | ||
1.一种制备分栅式快闪存储器的PIP电容的方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括外围区和核心区，所述核心区用于形成分栅式快闪存储器的存储结构，所述外围区用于形成分栅式快闪存储器的外围电路；
在所述外围区的半导体衬底内形成隔离结构；
在所述隔离结构中形成至少一个第一沟槽；
在第一沟槽底部、侧壁、隔离结构表面形成第一多晶硅层，所述第一沟槽内的第一多晶硅层围成第二沟槽；
在第二沟槽底部、侧壁、所述第一多晶硅层表面形成介质层，所述第二沟槽内的介质层围成第三沟槽；
在所述第三沟槽的底部、侧壁、所述介质层表面形成第二多晶硅层。
2.根据权利要求1所述的方法，其特征在于，所述第三沟槽内的第二多晶硅层围成第四沟槽。
3.根据权利要求1所述的方法，其特征在于，所述第一多晶硅层与形成核心区中的字线时所用到的多晶硅层为同一层。
4.根据权利要求3所述的方法，其特征在于，所述第一多晶硅层的形成方法为沉积。
5.根据权利要求1所述的方法，其特征在于，所述介质层的材料为氧化硅。
6.根据权利要求1所述的方法，其特征在于，所述隔离结构为浅沟槽隔离结构。
7.根据权利要求1所述的方法，其特征在于，在所述隔离结构中形成至少一个第一沟槽的方法包括：
在所述隔离结构上形成图形化的光刻胶层，定义第一沟槽的位置，所述图形化的光刻胶层与去除核心区部分高度的隔离结构时所用到的图形化的光刻胶层为同一层；
以所述图形化的光刻胶为掩膜对所述隔离结构进行刻蚀，形成第一沟槽。
8.一种分栅式快闪存储器的PIP电容，位于半导体衬底的外围区，所述半导体衬底还具有核心区，所述核心区具有所述分栅式快闪存储器的存储结构；
所述外围区的半导体衬底具有隔离结构，其特征在于，所述隔离结构具有至少一个第一沟槽；
所述PIP电容包括：
位于所述第一沟槽底部、侧壁和所述隔离结构表面的第一多晶硅层，所述第一沟槽中的第一多晶硅围成第二沟槽；
位于所述第二沟槽底部、侧壁和所述第二沟槽表面的介质层，所述第二沟槽中的介质层围成第三沟槽；
位于所述第三沟槽底部、侧壁和所述介质层表面的第二多晶硅层。
9.根据权利要求8所述的PIP电容，其特征在于，所述第三沟槽内的第二多晶硅层围成第四沟槽。
10.根据权利要求8所述的PIP电容，其特征在于，所述隔离结构为浅沟槽隔离结构。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司，未经上海宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210567991.2/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
