[发明专利]一种掩膜板及其制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，具体而言涉及一种掩膜板及其制造方法。

背景技术

在半导体技术领域中，半导体集成电路的制造是极其复杂的过程。半导体器件的制造离不开光刻工艺，而光刻工艺中的掩膜板则直接影响着光刻工艺的效果。现有技术中的掩膜板尤其相移掩模板（Phase Shift Mask）很容易产生雾状缺陷（mask haze），而掩膜板的雾状缺陷（mask haze）始终是对浸没式（immersion）光刻和氟化氩（ArF）干法光刻的挑战。掩膜板的雾状缺陷将会被传递到晶圆上，并很可能导致制得的半导体器件的良率降低。而由于在先进的逻辑器件中有更多的膜层需要使用掩膜板进行曝光，因此，前述问题在先进的逻辑器件中显得尤为严重。

现有技术中的一种掩膜板，如图1所示，其中，图1为掩膜板的剖视图。现有技术的掩膜板，包括中心区域100A（用于在曝光时形成光刻胶图案的区域，也即用于形成芯片的区域，chip area）和周边区域（也称边缘区域、外围区域；即非用于形成芯片的区域，non-chip area）100B，其中，中心区域100A包括基底100和位于其上的硅钼（MoSi）薄膜101，周边区域100B除包括基底100和位于其上的硅钼（MoSi）薄膜101，还包括位于硅钼薄膜上方的金属铬（Cr）薄膜102。其中，基底100的材料为石英（quartz）。

现有技术中的上述掩膜板，很容易在边缘区域100B产生雾状缺陷。发明人经过研究发现，产生掩膜板雾状缺陷的主要原因在于，在铬薄膜形成过程中，掩膜板清洗过程（即清洗液中的）以及周围环境中的硫（比如SO2等）很容易吸附残留在周边区域100B的铬薄膜102上，通过与环境中的铵根离子结合进而造成了雾状缺陷。虽然在不含硫的环境下对掩膜板进行清洗和脱水烘烤处理，可以在一定程度上阻止雾状缺陷的产生，但是，仍然不能完全消除雾状缺陷的发生。

因此，有必要提出一种新的掩膜板及其制造方法，以解决现有技术中出现的上述问题。

发明内容

针对现有技术的不足，本发明提供一种掩膜板及其制造方法。

一方面，本发明提供一种掩膜板，包括基底、位于所述基底上的图形化的硅钼薄膜、以及位于所述掩膜板的周边区域且位于所述硅钼薄膜上方的图形化的铬薄膜，其中，所述掩膜板还包括设置于所述铬薄膜上方且覆盖所述铬薄膜的保护层。

进一步的，所述保护层的材料为二氧化硅。

进一步的，所述保护层的厚度为1~50nm。

其中，所述基底的材料为石英。

其中，所述保护层仅设置于所述铬薄膜的正上方。

其中，所述保护层覆盖整个所述掩膜板的上表面。

另一方面，本发明提供一种掩膜板的制造方法，所述方法包括：

提供基底，在所述基底上形成图形化的硅钼薄膜、位于所述硅钼薄膜上方且位于所述掩膜板周边区域的图形化的铬薄膜、以及位于所述铬薄膜上方且覆盖所述铬薄膜的保护层。其中，位于所述铬薄膜上方且覆盖所述铬薄膜的保护层，包括保护层恰好覆盖所述铬薄膜的情况，还包括保护层覆盖的面积大于所述铬薄膜的情况，比如保护层覆盖整个掩膜板。

其中，所述保护层的材料为二氧化硅。

其中，所述保护层的厚度为1~50nm。

其中，所述掩膜板的制造方法可以包括如下步骤：

步骤S101：提供基底，在所述基底上依次形成硅钼薄膜、铬薄膜以及保护材料薄膜；

步骤S102：对所述保护材料薄膜和铬薄膜进行刻蚀，形成形状一致的图形；

步骤S103：对所述保护材料薄膜继续进行刻蚀，去除其位于掩膜板的中心区域的部分以形成保护层；

步骤S104：对所述硅钼薄膜进行刻蚀，去除所述硅钼薄膜未被所述铬薄膜覆盖的部分；

步骤S105：刻蚀去除所述铬薄膜未被所述保护层覆盖的部分。

其中，在所述步骤S101中形成所述保护材料薄膜的方法为：CVD或ALD。

其中，所述步骤S102包括：

步骤S1021：在所述保护材料薄膜上形成图形化的光刻胶，所述图形化的光刻胶覆盖所述保护材料薄膜需去除部分之外的区域；

步骤S1022：通过干法刻蚀工艺去除所述保护材料薄膜未被所述图形化的光刻胶覆盖的部分，然后通过干法刻蚀去除所述铬薄膜未被所述图形化的光刻胶覆盖的部分；

步骤S1023：去除所述图形化的光刻胶。

进一步的，在所述步骤S105中，以所述保护层作为硬掩膜，或者，在所述保护层上方额外形成图形化的光刻胶作为掩膜。