[发明专利]一种印制电路板中隐埋电阻的加工方法有效
申请号: | 201210572647.2 | 申请日: | 2012-12-25 |
公开(公告)号: | CN103906364B | 公开(公告)日: | 2017-07-14 |
发明(设计)人: | 罗永红;吴金华;陈培峰;付海涛;张坤;黄伟 | 申请(专利权)人: | 上海美维科技有限公司;上海美维电子有限公司 |
主分类号: | H05K3/06 | 分类号: | H05K3/06;H05K1/16 |
代理公司: | 上海开祺知识产权代理有限公司31114 | 代理人: | 竺明 |
地址: | 201613 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 印制 电路板 中隐埋 电阻 加工 方法 | ||
1.一种印制电路板中隐埋电阻的加工方法,包括如下步骤:
1)电阻铜箔压合
将电阻铜箔、介质材料和已经完成电路图形制作的基板压合在一起;
2)减薄
将电阻铜箔的铜厚减薄到3~8微米;
3)抗电镀图形的制作
在经过减薄的电阻铜箔表面按照常规的图形转移工艺经过贴膜、曝光、显影露出需要电镀的电路图形和没有被显影掉的被干膜保护的抗电镀图形;
4)电路图形电镀
在显影后形成的需要电镀的电路图形部分上进行电镀,增加电路图形的铜厚,以达到需要的铜厚要求,被干膜保护起来的区域则不被电镀;
5)去膜
将步骤4)中没有被显影掉的干膜去掉,露出基铜即电阻铜箔减薄后剩下的铜;
6)电路图形的蚀刻即第一次蚀刻
通过差分蚀刻,将裸露的基铜蚀刻掉,同时露出电阻层材料;
7)露出电阻层材料的蚀刻即第二次蚀刻
将裸露在外的电阻层材料蚀刻去除;
8)电阻图形的制作即第三次蚀刻
通过常规的曝光、显影、蚀刻方法,在已有的电路图形上将需要形成电阻位置上的铜蚀刻掉,露出电阻层材料,形成电路图形中的电阻;
9)按照PCB传统的方法完成印制电路板后续流程的制作,最终得到一个含有高精度、高一致性的隐埋电阻的印制电路板。
2.如权利要求1所述的印制电路板中隐埋电阻的加工方法,其特征是,采用改良的半加成方法来制作电阻图形。
3.如权利要求1所描述的印制电路板中隐埋电阻的加工方法,其特征是,所述的电阻可以设计在印制电路板的表层,也可以设计在印制电路板内部的任意层。
4.如权利要求1所述的印制电路板中隐埋电阻的加工方法,其特征是,所述的电阻铜箔的表面粗糙度不大于5微米。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海美维科技有限公司;上海美维电子有限公司,未经上海美维科技有限公司;上海美维电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210572647.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种用于开启广口瓶瓶盖的组件及方法
- 下一篇:迷你型电动搬运车