[发明专利]一种印制电路板中隐埋电阻的加工方法

说明书

技术领域

本发明涉及印制电路板加工方法，特别涉及一种印制电路板中隐埋电阻的加工方法，采用改良的半加成工艺来制作印制电路板中的隐埋电阻，该加工方法能有效提高隐埋电阻阻值的精度及一致性，特别是对提高印制电路板中隐埋的小尺寸电阻的精度和一致性。本发明适用于印制电路板(PCB)中隐埋电阻的加工，特别是对尺寸小、阻值精度、一致性要求高的印制线路板。

背景技术

随着电子产品向轻、薄、短、小以及多功能、模块化、集成化方向的发展，作为安装元器件的印制电路板(PCB)也要求线路更精细、更密集，同时也要求能给主动芯片预留更多的贴装空间，隐埋无源器件技术应运而生，如隐埋电容、隐埋电阻和隐埋电感技术逐渐成为PCB发展的一种必然趋势。隐埋无源器件技术不仅可以提高PCB板的布线密度、减少表面元器件的贴装费用，而且在相同功能的设计条件下可缩小板面尺寸、降低成本。此外，由于无源器件被埋入PCB中，元器件间信号相互传输的距离得以缩短，这可以降低电磁干扰，提高信号完整性；与此同时器件焊点数减少也可大大提高产品可靠性。

隐埋电阻技术是隐埋无源器件工艺中的一种，即指将传统的需要安装在PCB板表面的电阻被全部或部分埋入PCB板内部，这给主动芯片预留了更多的贴装空间。隐埋电阻受制于材料和加工工艺的不同，其阻值的精度范围一般在25％左右，而要达到应用的要求，埋入的电阻偏差最好要小于15％，甚至要求达到10％以内，采用常规的制作工艺很难满足这个要求，特别是小尺寸电阻；为此需要开发新的工艺来实现这个需求。

对隐埋电阻的设计主要有2种：一种是直线型电阻(参见图1，其中10为电阻，20为电极)，另一种是蛇形电阻。

对于10KΩ以上的电阻，其长宽比较大，为不影响其它线路的排布，通常将此类电阻设计成蛇形。通常将此类电阻设计成蛇形。其中蛇形电阻又有普通蛇形电阻(参见图2)和改良型蛇形电阻(参见图3)，其中10为电阻，20为电极。

由于普通蛇形电阻的线路拐角存在“拐角效应”，会造成电阻的理论计算比较复杂，所以通常将普通的蛇形电阻设计改变成多条精细小电阻的串联，此种方式也称为改良型蛇形电阻设计。

目前实现隐埋电阻的技术大致有两种：厚膜技术和薄膜技术。所谓厚膜技术就是使用电阻浆料在印制电路板上通过丝网印刷的方法形成电阻图形，其制作方法如下：

第一步：电路图形的制作：在覆铜板上通过曝光、显影、蚀刻形成电路图形电阻的制作：通过丝网印制的方法，将电阻桨料印在需要设计电阻的电极两端上；

第二步：电阻层材料烘干；

第三步：重复步骤2、3，直到电阻层材料的厚度和电阻阻值达到要求。

按照常规的PCB制作工艺完成后续印制电路板的加工，得到需要的含有隐埋电阻的印制电路板。

厚膜技术的优点是与PCB工厂现有设备兼容，制作简单、快速；缺点，一是由于厚膜电阻工艺所用材料的电阻率较大，仅适合制作阻值较大的电阻；二是由于电阻的大小完全受制于丝网印刷电阻的三维尺寸，而丝网印刷技术本身控制尺寸的精度不高，因此该厚膜技术形成的电阻阻值精度仅能满足阻值偏差在30％左右的要求。

所谓薄膜技术就是使用一种含有电阻层与铜箔组成的特殊电阻铜箔(参见图4，其中，30为电阻层材料，40为铜箔)来代替普通铜箔进行层压，将电阻层材料压合在介质材料和铜箔之间，然后通过相关的电阻制作流程，形成有隐埋电阻的印制电路板；其电阻层一般为镍磷、镍镉和镍镉铝硅等合金层，其隐埋电阻的制作方法如下(以制作一层隐埋电阻层为例)：

第一步：电阻铜箔的层压，将电阻铜箔与普通介质材料构成的介质层(如FR4)层压，在介质材料和铜箔之间形成内层具有电阻层的印制电路板，参见图5，其中30为电阻层材料，40为铜箔，50为普通基板的介质材料。

第二步：电路图形的蚀刻(第一次蚀刻)，采用印制电路板常规的曝光、显影、蚀刻工艺流程，在铜箔的表面蚀刻掉多余的铜，形成电路图形，同时露出铜下面的电阻层材料；在电路图形中，该裸露的电阻层材料是不需要的，需要将它去除掉，参见图6，其中，30为电阻层材料，60为蚀刻后剩下的铜，50为普通基板的介质材料。

第三步：多余电阻层材料的蚀刻(第二次蚀刻)，采用专用的电阻层材料蚀刻药水将裸露的多余电阻层材料蚀刻掉，参见图7，其中30为电阻层材料，60为蚀刻后剩下的铜，50为普通基板的介质材料。