[发明专利]一种基于忆阻器的非挥发D触发器有效
| 申请号： | 201210574495.X | 申请日： | 2012-12-26 |
| 公开（公告）号： | CN103051307A | 公开（公告）日： | 2013-04-17 |
| 发明（设计）人： | 孙华军;徐小华;邵海滨;缪向水;梅健;盛安宇;蔡湧达;钟应鹏 | 申请（专利权）人： | 华中科技大学 |
| 主分类号： | H03K3/01 | 分类号： | H03K3/01;H03K3/02 |
| 代理公司： | 华中科技大学专利中心 42201 | 代理人： | 朱仁玲 |
| 地址： | 430074 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 忆阻器 挥发 触发器 | ||
【权利要求书】：
1.一种基于忆阻器的非挥发D触发器，其特征在于，该D触发器采用主从锁存器结构，其中各个锁存器的电路中包括由两个忆阻器反相串联而成的忆阻器模块，并通过该忆阻器模块来实现非挥发的锁存功能，进而通过该非挥发锁存器实现非挥发D触发器。
2.如权利要求1所述的非挥发D触发器，其特征在于，各个锁存器除了所述忆阻器模块之外，还包括第一PMOS管、第二PMOS管、第三PMOS管、电阻，以及由第四PMOS管和NMOS管共同构成的反相器，其中：
所述第一PMOS管的栅极作为时钟信号输入端，其漏极接负电源，其源极与所述电阻的第一端相连；
所述第二PMOS管的栅极和所述电阻的第二端共同作为锁存器的信号输入端，其漏极与所述电阻的第一端相连，其源极与所述第三PMOS管的漏极相连；
所述第三PMOS管的栅极作为时钟信号输入端，其漏极与所述第二PMOS管的源极相连，其源极接正电源；
所述忆阻器模块的第一端与所述电阻的第一端相连，其第二端接地；
所述反相器的输入端为构成所述忆阻器模块的两个反相串联忆阻器的中间点，其输出端作为锁存器的信号输出端。
3.如权利要求1或2所述的非挥发D触发器，其特征在于，所述反相器譬如可替换为比较器。
4.如权利要求1-3任意一项所述的非挥发D触发器，其特征在于，所述忆阻器为基于氧化钽（TaOx）材料的忆阻器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华中科技大学，未经华中科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210574495.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种老化板
- 下一篇：一种无矢量标准的加速度计组合标定方法
