[发明专利]用于SRAM单元结构的方法和装置

说明书

技术领域

本发明涉及一种SRAM单元结构和用于提供具有用于先进半导体工艺的改进连接件和布局的该SRAM单元结构的方法。

背景技术

针对电子电路并且尤其针对在半导体工艺中制造为集成电路的电子电路的当前普遍要求是存储器存储元件阵列。可以将这些元件设置为静态随机存取存储器(SRAM)单元以形成SRAM存储器。将SRAM存储器单元描述为“易失性”存储器，因为如果去除向包括SRAM单元的集成电路器件供给的功率，则会丢失存储数据。SRAM阵列中的每个位单元都是由通常六个晶体管(6T)或者更多晶体管(诸如8T或者10T单元)形成的锁存器。由于锁存电路的加强操作，所以只要具有充分电源电压，SRAM单元会保持存储数据。SRAM存储器阵列也具有快速单元存取时间从而使SRAM存储器作为暂存储存器或者工作数据储存器(诸如在用于处理器的高速缓冲存储器中)而尤其令人关注。近来的片上系统(SOC)设计通常将一个或者多个“核心”与SRAM存储器结合。这些核心经常是预先设计的普通处理器(诸如DSP、ARM、RISC、微控制器或者微处理器)。例如处理器核心可以布置有在半导体衬底上的处理器附近或者邻接布局的SRAM单元一级(L1)高速缓冲存储器，以使快速处理操作成为可能。

越来越多的集成电路使用于电池供电和便携的设备中。例如SOC可以用来提供实施移动电话、便携式计算机、笔记本计算机、写字板计算机、音频或者视频播放器、便携式摄像机或者相机、智能手机或者PDA或者GPS设备的主要功能所需要的所有或者多数电路。SRAM阵列经常与处理器和用户逻辑组合，以在单个集成电路中、封装为单个器件的堆叠管管芯中或者在堆叠晶圆封装件中或者在封装体叠层(PoP)器件中提供这些功能。使用这些高度集成器件增加可用的系统板面积并且减少设计新器件所需要的设计和工程开发时间。

在SRAM单元中，数据存储于反相关的两个存储节点(这里称为单元“数据节点”和“数据条节点(data bar node，反相数据节点)”)上。SRAM单元的存储部分可以由布置为两个交叉耦合反相器的锁存电路的四个MOS晶体管形成，每个存储节点形成在两个MOS晶体管的栅极端子处并且接收由其它两个MOS晶体管形成的反相器的输出。通常以互补MOS(CMOS)技术实施电路。耦合为转移门(transfer gate)的传输门(pass gate)提供用于分别要写入数据节点和数据节点条的位线上的数据和互补位线条上的数据的输入路径和输出路径。从数据节点和数据节点条向对应位线传递读数据。位线通过连接到两个传输门的栅极端子的字线上的有源电压连接到数据节点。

当前半导体工艺继续减小SRAM单元的部件，从而导致增大的接触电阻、减小的接触孔尺寸和用于形成SRAM结构的光刻所导致的减少的容差。此外，在光刻工艺中需要多个图案化步骤以形成SRAM单元结构，从而增加了成本并且降低了制造工艺的产量。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种装置，包括：至少一个SRAM单元，形成于半导体衬底的一部分中，包括：第一反相器，在其输出处具有数据节点，所述第一反相器进一步包括耦合在第一正电源CVdd节点与所述数据节点之间的第一上拉器件和耦合在第一接地电源CVss节点与所述数据节点之间的第一下拉器件，并且所述第一上拉器件和所述第一下拉器件的公共栅电极耦合至数据条节点；第二反相器，在其输出处具有所述数据条节点，所述第二反相器进一步包括耦合在第二正电源CVdd与所述数据条节点之间的第二上拉器件和耦合在第二接地电源CVss节点与所述数据条节点之间的第二下拉器件，并且耦合至所述数据节点的所述第二上拉器件和所述第二下拉器件的公共栅电极；第一传输门，耦合在位线节点与所述数据节点之间；第二传输门，耦合在位线条节点与所述数据条节点之间；第一层接触件，形成于所述第一CVdd节点和所述第二CVdd节点、所述第一CVss节点和所述第二CVss节点、所述位线节点、所述位线条节点、所述数据节点和所述数据条节点处；以及第二层接触件，形成于所述第一CVdd节点和所述第二CVdd节点、所述第一CVss节点和所述第二CVss节点、所述位线节点和所述位线条节点处的每一个所述第一层接触件上；其中，形成在所述数据节点和所述数据条节点处的所述第一层接触件不具有形成在其上的第二层接触件。

在该装置中，所述至少一个SRAM单元具有单元边界，并且沿着所述单元边界布置用于所述第一CVss节点和所述第二CVss节点、所述第一CVdd节点和所述第二CVdd节点以及所述位线节点和所述位线条节点的所述第一层接触件。