[发明专利]相位偏移抵消电路及相关的时钟产生器

说明书

技术领域

本发明是有关于一种相位偏移抵消电路与相关的时钟产生器，且特别是关于一种可依据相位偏移的输入时钟提供准确正交时钟的相位偏移抵消电路与相关的时钟产生器。

背景技术

提供正确、具有良好相位关系的时钟，是使各种时序电路正确运作的必备条件之一。举例而言，用以处理信号输入输出的接口电路，便是现代集成电路中最重要的时序电路之一。举例而言，若一芯片欲接收外界的串行信号，该芯片的接口电路中便会设有时钟/数据回复(CDR，Clock Data Recovery)电路，用以从串行信号中取还内嵌的时钟，并正确地取样得知串行信号中串接的各笔位数据。请参考图1，其所绘示的即是以一种半速取样(half-ratesampling)技术进行时钟/数据回复的示意图。

如图1所示，半速取样技术使用四个频率(周期)相同、相位正交(相差90度)的时钟CK0、CK90、CK180与CK270来锁定一串行信号Din。串行信号Din中有多笔串接的数据，如数据D1与D2等，各笔数据延续的时间长度为UI。四时钟CK0至CK270的周期T则为长度UI的两倍，即T＝2*UI。因此，若时钟CK90与CK270的边缘(如升缘)能被调整至各笔数据衔接之处，则时钟CK0与CK180的边缘(如升缘)便会位于各笔数据的中间，能用以对各笔数据进行较佳的取样，以便得知各笔数据的数字内容。

由图1可知，提供高质量、相位精确的相位正交时钟是半速取样技术的重要关键之一；时钟CK0、CK90、CK180与CK270间的相位差应该趋近或等于90度，才能成功地进行时钟/数据回复。若时钟CK0、CK90、CK180与CK270彼此间的相位差偏离理想的90度，便会影响时钟/数据回复的正确性。

请参考图2，其所示意的是一已知的时钟产生技术，用以提供时钟PI0、PQ0、PI180与PQ180，以分别作为图1中的时钟CK0、CK90、CK180与CK270。图2已知技术使用两个相位内插器10a与10b，各相位内插器具有四个时钟输入端in0、in90、in180与in270，并有一权重输入端code in；相位内插器由权重输入端code in接收一可变的权重a0，并依据权重a0而在各时钟输入端in0至in270所接收的诸时钟之间进行相位内插，以产生两互为反相的输出时钟。相位内插器10a的输入端in0、in90、in180与in270分别耦接四个输入时钟S0、S90、S180与S270，以产生互为反相(相位差180度)的两输出时钟PI0与PI180，使时钟PI0的相位可表示为(a0*PH0+(1-a0)*PH90)；其中，相位PH0与PH90为时钟S0与S90的相位，权重a0则在0与1之间。另一方面，相位内插器10b的输入端in0、in90、in180与in270分别耦接输入时钟S270、S0、S90与S180，以产生互为反相的两输出时钟PQ0与PQ180，使时钟PQ0的相位可表示为(a0*PH90+(1-a0)*PH180)；其中，相位PH180为时钟S180的相位。

在图2已知技术中，时钟S0与S90间的理想相位差(PH90-PH0)为90度，时钟S90与S180的理想相位差(PH180-PH90)亦为90度；在此理想情形下，时钟PI0与PQ0间的相位差可计算为：{a0*PH90+(1-a0)*PH180}-{a0*PH0+(1-a0)*PH90}＝a0*(PH90-PH0)+(1-a0)*(PH180-PH90)＝90。亦即，若输入的时钟S0、S90与S180间的相位差为90度，时钟PI0与PQ0间的相位差也会是90度；调整权重a0的值使时钟PI0与PQ0锁定串行信号中各笔数据的衔接处，便能以时钟PI0、PQ0、PI180与PQ180达成时钟/数据回复的目的。