[发明专利]半导体晶片镀总线以及形成方法

说明书

技术领域

本公开总体上涉及半导体加工，更特别地，涉及半导体晶片镀总线（semiconductor wafer plating bus）。

背景技术

在半导体加工中，镀可用于形成引线键合焊盘，在引线键合焊盘中，金属层镀在最后一个金属层上以形成焊盘。镀可利用无电镀工艺或电解镀工艺进行。为了使用电解镀工艺将特征镀在半导体晶片上，镀总线层首先施加在最终钝化层上并且随后在特征被镀之后被移除。然而，施加和移除镀总线的工艺是增加成本的工艺。无电镀与电解镀相比是较便宜的工艺，在无电镀中，不是形成镀总线，而是被最终钝化层暴露的金属表面被激活以用于镀。然而，无电镀比电解镀更难以控制且因此导致产量降低。

发明内容

根据本发明的一个方面，一种半导体晶片可包括：与锯路相邻的管芯；沿所述管芯的周边的边封，其中所述边封包括形成在所述管芯的最后互连层中的第一导电层；焊盘，形成为包括所述最后互连层和所述最后互连层上的金属沉积层的组中的一个的一部分；在所述锯路内的镀总线；以及以一方式连接到所述焊盘且连接到所述镀总线的迹线，所述方式包括包含以下项的组中的一个：（1）在所述边封上方、与所述边封绝缘、并且形成在所述金属沉积层中；以及（2）穿过所述边封并且与所述边封绝缘。

根据本发明的又一方面，一种形成半导体管芯的方法可包括：利用多个互连层在半导体晶片上形成所述半导体管芯；使用所述多个互连层形成在所述管芯周围的边封；使用包括所述多个互连层中的金属沉积层和最后互连层的组中的一个形成所述管芯上的焊盘；在锯路内形成镀总线，其中所述边封与所述锯路相邻；以及利用包括所述多个互连层中的一个和所述金属沉积层的组中的一个形成迹线以将所述焊盘耦接到所述镀总线。

根据本发明的再一方面，一种在具有多个半导体管芯的晶片上镀半导体管芯的焊盘的方法可包括：使用多个互连层形成所述管芯；在锯路内形成镀总线，其中所述管芯与所述锯路相邻；在所述管芯上形成焊盘；形成迹线以将所述焊盘电耦接到所述镀总线；以及通过将所述晶片浸在镀溶液中并且施加电压给所述镀总线，镀所述焊盘。

附图说明

本发明以示例方式示出且不限于附图，附图中相似的附图标记表示相似的元件。附图中的元件出于简单和清楚的目的而示出，不一定是按比例绘制的。

图1示出根据本发明一实施例的半导体晶片的俯视图。

图2示出根据本发明一实施例的图1的半导体晶片的一区块的俯视图。

图3示出根据本发明一实施例在加工的初始阶段图2的半导体晶片区块的一部分的截面图。

图4示出根据本发明一实施例在加工的后一阶段图3的部分的截面图。

图5示出根据本发明一实施例在加工的后一阶段图4的部分的截面图。

图6示出根据本发明一实施例在加工的后一阶段图5的部分的截面图。

图7示出根据本发明一实施例在加工的后一阶段图6的部分的截面图。

图8示出根据本发明一实施例图1的半导体晶片的一区块的俯视图。

图9示出根据本发明一实施例在加工的初始阶段图8的半导体晶片区块的一部分的截面图。

图10示出根据本发明一实施例在加工的后一阶段图9的部分的截面图。

图11示出根据本发明一实施例在加工的后一阶段图10的部分的截面图。

图12示出根据本发明一实施例在加工的后一阶段图11的部分的截面图。

图13示出根据本发明一实施例在加工的后一阶段图12的部分的截面图。

图14示出根据本发明一实施例在加工的后一阶段图13的部分的截面图。

图15示出根据本发明一实施例从不同截面位置看时图14的部分的截面图。

具体实施方式

在一实施例中，电解镀工艺用于在半导体晶片上形成焊盘，其中通过使用最后的互连金属层，在半导体晶片的制造期间形成镀总线。最后的互连金属层在沉积焊盘金属之前且在沉积最终钝化层之前形成。在利用电解镀在焊盘金属上形成盘上冶金（OPM）之后，总线连接在管芯切单工艺期间被切断并丢弃。以此方式，镀总线不形成在最终钝化层上以用于在焊盘金属上镀OPM，且镀总线无需在镀之后移除。因此，通过使用最后互连金属层用于形成镀总线，成本可以减少。