[发明专利]电子组件封装的制法

说明书

技术领域

本发明涉及一种电子组件封装的制法，尤指一种可降低电子组件封装厚度的电子组件封装的制法。

背景技术

科技正迅速地蓬勃发展中，电子产品发展趋势是将产品朝向轻薄短小的方向，遂不断开发可跟上现今科技趋势脚步的电子组件封装的制作技术，且为了使电子组件封装做更有效的空间运用，仍不断地改良电子组件封装的制程技术。

请参阅图1A至图1H，其为现有电子组件封装的制法的剖视示意图。

如图1A所示，提供一核心板10，且该核心板10上形成有导电金属层10a，且该导电金属层10a形成于该核心板10的两表面上，而该核心板10具有相对的第一表面101与第二表面102。

如图1B所示，该核心板10中设有贯穿该第一表面101与该第二表面102的通孔103。

如图1C所示，图案化该导电金属层10a，以构成第一线路层11，并在该通孔103中形成导电通孔104。

如图1D所示，在该核心板10中央利用激光烧灼方式形成有贯穿该第一表面101与该第二表面102的开口105。

如图1E所示，将一电子组件12设置于该开口105中，且在该第一表面101上形成第一介电层13，而在该第一介电层13上还形成第一金属层13a，另外，又在该第二表面102上形成第二介电层14，而在该第二介电层14上还形成第二金属层14a。

如图1F所示，形成有多个贯穿该第一介电层13与该第一金属层13a且外露该电子组件12和部份该第一线路层11的第一盲孔15，接着，再形成有多个贯穿该第二介电层14与该第二金属层14a且外露部份该第一线路层11的第二盲孔16。

如图1G所示，图案化该第一金属层13a，以构成第二线路层17，并在该第一盲孔15与第二盲孔16中形成第一导电盲孔151与第二导电盲孔161，部分该第一导电盲孔151电性连接该电子组件12。

如图1H所示，在该第一介电层13、第二介电层14与第二线路层17上形成绝缘保护层18，并形成有多个外露部分该第二线路层17的绝缘保护层开孔181，此外，在该第二线路层17的外露表面上形成表面处理层19。

然而，前述现有制法仅能形成具对称性与4层线路层的增层结构的电子组件封装，因此，整体结构厚度较厚。

因此，如何克服现有技术的问题，使产品趋于薄化，实为一重要课题。

发明内容

为解决上述现有技术的问题，本发明的主要目的在于揭露一种电子组件封装的制法，可减少该电子组件封装的整体厚度，进而降低制程成本。

本发明的电子组件封装的制法，包括：提供一承载板，其一表面上形成有第一金属层；在该第一金属层上形成第一介电层；在该第一介电层上形成第二金属层，并图案化该第二金属层，以露出该第一介电层；在该第一介电层中形成有至少一贯穿该第一介电层的开口，以外露部分该第一金属层；在该开口中设置至少一电子组件；在该第一介电层上与该电子组件上形成第二介电层；在该第二介电层中形成有多个贯穿该第二介电层且外露该电子组件的盲孔；在该第二介电层上与所述盲孔中形成电性连接该电子组件的线路层；以及移除该承载板。

本发明还提供一种电子组件封装的制法，包括：提供一承载板，其一表面上形成有第一金属层；在该第一金属层上形成第一介电层；在该第一介电层上形成第二金属层，并图案化该第二金属层，以露出该第一介电层；在该第一介电层中形成有至少一贯穿该第一介电层的开口，以外露部分该第一金属层；在该开口中设置至少一电子组件；在该第一介电层与该电子组件上形成第二介电层；移除该承载板；在该第二介电层中形成多个贯穿该第二介电层且外露该电子组件的第一盲孔；以及在该第二介电层上与所述第一盲孔中形成电性连接该电子组件的第一线路层，并图案化该第一金属层以构成第二线路层。

由上所述，由于本发明可减少该电子组件封装整体线路层的层数，举例来说，线路层的层数为单数层如一层或三层，因此，通过本发明的技术将改善现有技术在该电子组件封装整体线路层的层数形成具对称性的增层结构线路层，所以本发明的线路层的层数较少，相对于整体该电子组件封装而言厚度变薄，进而降低生产成本。

附图说明

图1A至图1H为现有电子组件封装的制法的剖视示意图。

图2A至图2M为本发明的电子组件封装的制法的第一实施例的剖面示意图。

图3A至图3O为本发明的电子组件封装的制法的第二实施例的剖面示意图。

图4A至图4M为本发明的电子组件封装的制法的第三实施例的剖面示意图。