[发明专利]小线宽沟槽图形的制备方法

说明书

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种利用旁瓣光(sidelobe)图形制备小线宽沟槽图形的方法。

背景技术

随着集成电路制造技术的不断发展，半导体芯片的特征尺寸不断缩小，为达到缩小图形尺寸的目的，一系列技术应运而生，典型的，如众多分辨率增强技术(RET)，双重曝光技术等等都可以达到缩小图形尺寸的目的。除了上述新的光刻技术外，通过刻蚀的缩胶(trim)工艺也可以有效地降低线条图形的线宽。

衰减型相移掩膜技术通过部分衍射光线的相消干涉提高了光刻的分辨率。然而，衰减型相移掩膜的一个最大的问题在于光刻后会产生不希望有的旁瓣图形(sidelobe image)，这种图形来源于相邻衍射光之间的相长干涉。

由于旁瓣图形通常具有较小的线宽，本发明通过将衰减型相移掩膜使用中出现的旁瓣图形加以利用，从而实现现有设备无法达到的小线宽沟槽，从而使光刻设备的现有能力得到了一定程度的延伸。

发明内容

本发明的目的在于解决现有技术中制备小线宽沟槽图形所存在的问题，提供一种小线宽沟槽图形的制备方法。

本发明的小线宽沟槽图形的制备方法，包括以下步骤：

步骤S101，提供半导体衬底，在该半导体衬底上依次形成目标材料层、第一底部抗反射层以及第一光刻胶；

步骤S102，第一次光刻，形成第一光刻胶主图形以及小尺寸旁瓣图形，旁瓣图形的线宽小于光刻设备分辨率；其中，该第一次光刻的掩膜版为衰减性相移掩膜版，通过常规方法调节光刻机的数值孔径和相干系数以及根据不同光刻胶或不同掩膜图形调节曝光能量获得旁瓣图形；

步骤S103，在第一光刻胶主图形和相应旁瓣图形上涂布第二光刻胶；

步骤S104，对该第二光刻胶进行第二次光刻，产生定义第一次光刻后的旁瓣图形的区域；

步骤S105，采用自对准技术，将旁瓣图形经刻蚀传递至目标材料层，去除第一光刻胶、第二光刻胶和第一底部抗反射层，最终在目标材料层上形成具有小线宽的沟槽图形。

其中，该半导体衬底可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片(SOI)、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)等。

其中，该目标材料层可以为金属材料或绝缘层材料。

进一步地，步骤S102中第一次光刻的光刻机数值孔径为0.5-1.2，相干系数为0.3-0.9，步骤S102还包括调节曝光能量和焦距，使掩膜版图形经曝光后获得旁瓣图形。

进一步地，步骤S104还包括通过焦距-能量矩阵实验(focus-energy matrix，FEM)确定曝光条件，使第二次光刻不产生旁瓣图形。

进一步地，该第二次光刻的掩膜版为衰减性相移掩膜版，且该掩模版图形与第一次光刻的掩膜版图形完全相同，而相应图形的透光率不完全相同

本发明提供的小线宽沟槽图形的制备方法首先通过第一次光刻形成光刻胶主图形和小尺寸旁瓣图形；之后涂布第二光刻胶并进行第二次光刻，从而产生定义第一次光刻后的旁瓣图形的区域；然后通过自对准技术，通过刻蚀将第一光刻胶中的旁瓣图形传递至目标材料层中；最终在目标材料层中得到小线宽的沟槽图形。由于旁瓣图形的尺寸较小，同时本发明对前后两次曝光的套准精度要求不高，一定程度上降低了光刻的难度。因此，当尤其对图形间距要求不高但线宽已经超过光刻设备极限时，本发明提供的小线宽沟槽图形的形成方法，可以对现有光刻机的能力进行拓展。

附图说明

为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳实施例进行详细描述，其中：

图1是本发明小线宽沟槽图形的制备方法第一实施例的步骤流程图；

图2a至2e是本发明小线宽沟槽图形的制备方法第一实施例的各步骤中器件的剖面图。

具体实施方式

请参阅图1，本发明第一实施例中小线宽沟槽图形的制备方法包括以下步骤：

步骤S101，提供半导体衬底，在该半导体衬底上依次形成目标材料层、第一底部抗反射层以及第一光刻胶；

步骤S102，第一次光刻，形成第一光刻胶主图形以及小尺寸旁瓣图形；

步骤S103，在第一光刻胶主图形和相应旁瓣图形上涂布第二光刻胶；

步骤S104，对该第二光刻胶进行光刻，产生定义第一次光刻后的旁瓣图形的区域；

步骤S105，采用自对准技术将旁瓣图形刻蚀传递至目标材料层，最终形成具有小线宽的沟槽图形。