[发明专利]连接通孔至器件

权利要求书

1.一种半导体器件，包括：

晶体管的端子，由应变硅材料形成并且形成在衬底内；

第一接触件，位于所述端子上方并且与所述端子连接，所述第一接触件形成在所述衬底上方的第一层间介电(ILD)层内；

通孔，穿过所述第一层间介电层延伸至所述衬底中，其中，所述通孔的整个顶面与所述第一接触件的顶面齐平；以及

第二接触件，位于所述第一接触件和所述通孔上方并且为与所述第一接触件和所述通孔直接接触的连续件，所述第二接触件与所述第一接触件和所述通孔连接，并且整个第二接触件形成在第二层间介电层和接触蚀刻终止层(CESL)内，其中所述第二层间介电层位于所述接触蚀刻终止层上方，而所述接触蚀刻终止层位于所述第一层间介电层上方。

2.根据权利要求1所述的半导体器件，还包括：

所述晶体管的栅极，形成在所述第一层间介电层内；

第三接触件，位于所述栅极上方并且与所述栅极连接，所述第三接触件形成在所述第二层间介电层和所述接触蚀刻终止层内；

过孔，位于所述第三接触件上方并且与所述第三接触件连接；以及

第一金属层的金属接触件，位于所述过孔上方并且与所述过孔连接。

3.根据权利要求2所述的半导体器件，还包括：

位于所述第二层间介电层上方的蚀刻终止层(ESL)以及位于所述蚀刻终止层上方的第一金属间介电(IMD)层，其中所述过孔穿过所述蚀刻终止层和所述第一金属间介电层与所述第三接触件接触。

4.根据权利要求1所述的半导体器件，其中，所述晶体管是NMOS晶体管或PMOS晶体管。

5.根据权利要求1所述的半导体器件，其中，所述端子是所述晶体管的源极或漏极。

6.根据权利要求1所述的半导体器件，其中，所述衬底包括选自由掺杂体硅衬底、未掺杂体硅衬底、绝缘体上半导体(SOI)衬底、化合物半导体衬底或者合金半导体衬底所组成的组中的材料。

7.根据权利要求1所述的半导体器件，其中，所述应变硅材料包括硅锗或硅锗碳。

8.根据权利要求1所述的半导体器件，其中，所述通孔包括选自由铜、钨、铝、银、金或它们的组合所组成的组中的导电材料。

9.根据权利要求1所述的半导体器件，其中，所述通孔包括围绕延伸穿过所述第一层间介电层至所述衬底中的通孔的衬垫和阻挡层。

10.根据权利要求1所述的半导体器件，其中，所述第一层间介电层和所述第二层间介电层包括选自由氧化物所组成的组中的材料。

11.根据权利要求10所述的半导体器件，其中，所述第一层间介电层和所述第二层间介电层包括选自由SiO₂、硼磷硅酸盐玻璃(BPSG)、四乙基原硅酸盐(TEOS)、旋涂玻璃(SOG)、未掺杂的硅酸盐玻璃(USG)、氟化硅酸盐玻璃(SFG)、高密度离子体(HDP)氧化物或离子体增强TEOS(PETEOS)所组成的组中的材料。

12.根据权利要求1所述的半导体器件，其中，所述第一接触件和所述第二接触件包括选自由铜、钨、铝、银、金或它们的组合所组成的组中的导电材料。

13.根据权利要求1所述的半导体器件，其中，所述接触蚀刻终止层包括选自由氮化硅、碳化硅、氧化硅或其他高应力材料所组成的组中的材料。

14.根据权利要求2所述的半导体器件，其中，所述栅极包括栅极绝缘层和栅电极。

15.根据权利要求14所述的半导体器件，其中，所述栅电极是金属栅电极，所述金属栅电极包括选自由铪、锆、钛、钽、铝、金属碳化物、金属硅化物、金属氮化物或它们的组合所组成的组中的材料。