[发明专利]连接通孔至器件

说明书

技术领域

本发明涉及半导体制造，具体而言，涉及连接通孔和晶体管端子的器件和方法。

背景技术

自发明集成电路(IC)以来，由于半导体器件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断改进以及半导体器件的关键尺寸(CD)的不断减小，半导体产业经历快速发展。随着半导体器件CD的不断减小，晶体管的栅极、源极和漏极的比例也相应减小，这导致决定晶体管中电流大小的载流子减少。

在提高晶体管性能的各种技术中，一种方法是向晶体管的沟道施加机械应力从而增大载流子迁移率并且减小电阻。使用这种方法的结果是产生应变硅晶体管。

另一方面，半导体器件的集成改进和CD的减小在性质上基本是二维的，原因在于集成器件占据的体积基本上处于半导体晶圆的表面。尽管光刻方面的显著改进在2D IC形成方面带来明显的改进，但是在二维方面可实现的密度仍存在物理限制。

在尝试进一步增大电路密度的过程中，研究开发了三维(3D)IC。在3D IC的典型形成工艺中，将两个管芯接合到一起并且每一个管芯和衬底上的接触焊盘之间形成电连接。例如，一种尝试涉及将两个管芯堆叠接合起来。然后将堆叠管芯接合到载具衬底和将每一管芯上的接触焊盘电连接至载具衬底上的接触焊盘的焊线(wire bond)。

在3D IC中，可以使用诸如通孔(例如，硅通孔(TSVs)或者衬底通孔)的各种方式将两个管芯彼此堆叠接合到一起。通常，通过蚀刻穿过衬底的垂直过孔并用诸如铜的导电材料填充该过孔来形成通孔。

发明内容

为了解决现有技术中存在的问题，根据本发明的一方面，提供了一种器件，所述器件包括：晶体管的端子，由应变硅材料形成并且形成在衬底内；第一接触件，位于所述端子上方并且与所述端子连接，所述第一接触件形成在所述衬底上方的第一层间介电(ILD)层内；通孔，穿过所述第一ILD层延伸至所述衬底中；以及第二接触件，位于所述第一接触件和所述通孔上方，所述第二接触件与所述第一接触件和所述通孔连接，并形成在第二ILD层和接触蚀刻终止层(CESL)内，其中所述第二ILD层位于所述CESL上方，而所述CESL位于所述第一ILD层上方。

所述的器件还包括：所述晶体管的栅极，形成在所述第一ILD层内；第三接触件，位于所述栅极上方并且与所述栅极连接，所述第三接触件形成在所述第二ILD层和所述CESL内；过孔，位于所述第三接触件上方并且与所述第三接触件连接；以及第一金属层的金属接触件，位于所述过孔上方并且与所述过孔连接。

所述的器件还包括：所述晶体管的栅极，形成在所述第一ILD层内；第三接触件，位于所述栅极上方并且与所述栅极连接，所述第三接触件形成在所述第二ILD层和所述CESL内；过孔，位于所述第三接触件上方并且与所述第三接触件连接；第一金属层的金属接触件，位于所述过孔上方并且与所述过孔连接；位于所述第二ILD层上方的蚀刻终止层(ESL)以及位于所述ESL上方的第一金属间介电(IMD)层，其中所述过孔穿过所述ESL和所述第一IMD层与所述第三接触件接触。

在所述的器件中，所述晶体管是NMOS晶体管或PMOS晶体管。

在所述的器件中，所述端子是所述晶体管的源极或漏极。

在所述的器件中，所述衬底包括选自基本上由掺杂体硅衬底、未掺杂体硅衬底、绝缘体上半导体(SOI)衬底、化合物半导体衬底或者合金半导体衬底所组成的组中的材料。

在所述的器件中，所述应变硅材料包括硅锗或硅锗碳。

在所述的器件中，所述通孔包括选自基本上由铜、钨、铝、银、金或它们的组合所组成的组中的导电材料。

在所述的器件中，所述通孔包括围绕延伸穿过所述第一ILD层至所述衬底中的通孔的衬垫和阻挡层。

在所述的器件中，所述第一ILD层和所述第二ILD层包括选自基本上由氧化物、SiO₂、硼磷硅酸盐玻璃(BPSG)、四乙基原硅酸盐(TEOS)、旋涂玻璃(SOG)、未掺杂的硅酸盐玻璃(USG)、氟化硅酸盐玻璃(SFG)、高密度等离子体(HDP)氧化物或等离子体增强TEOS(PETEOS)所组成的组中的材料。

在所述的器件中，所述第一接触件和所述第二接触件包括选自基本上由铜、钨、铝、银、金或它们的组合所组成的组中的导电材料。

在所述的器件中，所述CESL包括选自基本上由氮化硅、碳化硅、氧化硅或其他高应力材料所组成的组中的材料。