[发明专利]基于相同FPGA乘法器资源实现的任意抽取数字下变频方法

说明书

技术领域

本发明属于雷达信号处理中的数字中频接收领域，具体涉及一种基于相同FPGA乘法器资源实现的任意抽取数字下变频方法。

背景技术

数字中频接收是通信及雷达系统必不可少的组成部分。传统的数字下变频方法，是在经过中频AD采样后，使用同向和正交两个支路对采样数据进行抽取滤波处理，但由于系统存在不同抽取率分时工作的可能性，因此针对不同抽取率的数字下变频模块需要独立设计，增加了FPGA的乘法器资源。

发明内容

要解决的技术问题

为了避免现有技术的不足之处，本发明提出一种基于相同FPGA乘法器资源实现的任意抽取数字下变频方法，针对不同抽取率的数字下变频模块需要重新设计的问题提出的解决方案，可以应用于存在多种抽取率的军用和民用中频数字接收产品领域。

技术方案

一种基于相同FPGA乘法器资源实现的任意抽取数字下变频方法，其特征在于步骤如下：

步骤1：将XMHz数据率的数据与数字本振产生的正弦相乘得到混频后的数据I_mix(0)，与数字本振产生的余弦数据相乘得到混频后的Q_mix(0)；

步骤2：采用移位寄存器对数据I_mix(0)进行N个XMHz时钟周期的延时，得到I_mix(1N)；所述N为抽取率；

采用移位寄存器对数据I_mix(1N)进行N个XMHz时钟周期的延时，得到I_mix(2N),采用同样的方法分别得到I_mix(3N)、I_mix(4N)、I_mix(5N)、I_mix(6N)、I_mix(7N)、I_mix(8N)、I_mix(9N)、I_mix(10N)；

所述N为抽取率；

步骤3：使用可变延时的移位寄存器，以输入的I_mix(9N)数据中的N个数据为一组，奇数组与相邻的偶数组相互交换，得到输出数据I_mix(11N)；

步骤4：采用移位寄存器对数据I_mix(11N)进行N个XMHz时钟周期的延时，得到I_mix(12N),采用同样的方法分别得到I_mix(13N)、I_mix(14N)、I_mix(15N)、I_mix(16N)、I_mix(17N)、I_mix(18N)、I_mix(19N)、I_mix(20N)；

步骤5：产生系数对称的20N阶抽取滤波器权系数，将其中系数的第1～2N存在只读存储器ROM1中、系数的第2N+1～4N存在只读存储器ROM2中、系数的第4N+1～6N存在只读存储器ROM3中、系数的第6N+1～8N存在只读存储器ROM4中、系数的第8N+1～10N存在只读存储器ROM5中；

步骤6：以两倍速率时钟2XMHz为时钟，以复位信号sclr上升沿为起始，同步计数产生数据选择信号sel信号、flag信号以及滤波器系数读地址raddr；

当sel信号为0时，I_2x(1N)等于I_mix(1N)、I_2x(1N)等于I_mix(3N)、I_2x(3N)等于I_mix(5N)、I_2x(4N)等于I_mix(7N)、I_2x(5N)等于I_mix(9N)、I_2x(6N)等于I_mix(11N)、I_2x(7N)等于I_mix(13N)、I_2x(8N)等于I_mix(15N)、I_2x(9N)等于I_mix(17N)、I_2x(10N)等于I_mix(19N)；