[发明专利]一种低功耗SRAM型FPGA的设计方法

说明书

技术领域

本发明属于集成电路技术领域，涉及现场可编程门阵列FPGA，特别是工作在超低电源电压条件下的低功耗FPGA，为一种低功耗SRAM型FPGA的设计方法。

背景技术

FPGA（Field Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点，快速上市和低设计成本使它们在复杂逻辑电路以及数字信号处理领域中扮演着越来越重要的角色。而其中的SRAM型FPGA以其工艺技术节点先进、速度快、可重复程序设计、静态功耗低等众多应用中收到了越来越多的青睐，成为未来集成电路的发展方向之一。

集成电路的迅速发展以及人们对消费类电子产品，特别是便携式电子产品的需求日新月异，便携式移动终端对电池的供电时间的要求也越来越高，功耗已经从尺寸、速度、成本等集成电路的瓶颈中脱颖而出，成为直接和间接影响系统成本、功能的重要因素。目前主流的基于SRAM的FPGA尽管集成度越来越高，工艺越来越先进，但由于其漏电流随工艺的提高而等于甚至是超过FPGA的工作电流，导致FPGA实现低功耗成为一个瓶颈。而本发明创新性地使FPGA中的二维逻辑块阵列工作在近阈值区或亚阈值区，将推动FPGA进入超低功耗领域，具有重要的应用价值。

发明内容

本发明要解决的问题是：现有FPGA对功耗要求苛刻，如何实现低功耗设计是一个瓶颈，需要提出新的能够使FPGA在低电压下正常工作的技术方案。

本发明的技术方案为：一种低功耗SRAM型FPGA的设计方法，通过电平转换器将FPGA的二维逻辑块阵列的工作电压最少降低至近阈值，二维逻辑块阵列中的查找表LUT采用施密特触发型的SRAM，可编程D触发器采用亚阈值D锁存器，查找表LUT和可编程D触发器在所述降低的低电源电压下工作，使得FPGA在超低电源电压下正常工作。

降低二维逻辑块阵列的逻辑单元的工作电压，降低至亚阈值电压。

所述施密特触发型的SRAM由10个晶体管，一条字线WL还有两条位线BL/BR组成，10个晶体管中，晶体管PL-NL1-NL2-NFR形成一个施密特触发反相器，晶体管PR-NR1-NR2-NFR形成另外一个施密特触发反相器，晶体管NFL和NFR分别作为两个施密特触发反相器的正反馈管，根据输入转换方向提高施密特触发反相器的转换电压，晶体管AXL和AXR为两个施密特触发反相器连接字线和位线的传输管。

所述亚阈值D锁存器为由七个反相器I1~I7和四个CMOS传输门T1~T4组成，所述CMOS传输门均由一个NMOS管和一个PMOS管组成，两个晶体管的源极相连并作为传输门的输入端，漏极相连并作为传输门的输出端，所述输入端和输出端可以对调，两个晶体管的栅极分别作为传输门的控制极。

本发明提出了一种新方法，通过电平转换器使得FPGA的二维逻辑块阵列的工作电压降低到近阈值甚至亚阈值区域，二维逻辑块阵列中的LUT和可编程D触发器在低电源电压下正常工作，这种设计方法将会推动SRAM型FPGA进入超低功耗领域，具有重要的应用价值。本发明提出了一种工作在超低电源电压条件下的低功耗SRAM型FPGA，在SRAM型FPGA中创新性地使用电平转换器将二维逻辑块阵列的工作电压降低到近阈值区域，使用施密特触发器型的SRAM以及亚阈值D锁存器结构来保证FPGA在超低电源电压下正常工作，进而使得FPGA实现超低功耗的工作。

与现有技术相比，本发明具有以下优点及显著效果：

（1）本发明提出一种新的设计方法，即通过降低供电电压使得SRAM型FPGA的二维逻辑块阵列工作在近阈值甚至是亚阈值条件下，现有技术中尚未有人从这个方面来解决FPGA的低功耗问题，因为人们仅仅局限于从架构方面降低功耗，而本发明以降低工作电压为设计的出发点，提出的SRAM型FPGA的二维逻辑块阵列因为其特殊的结构，其中的LUT和D锁存器都有工作在亚阈值区域的设计，使得该模块可以工作在近阈值甚至是亚阈值条件下。在这种设计方法的支撑下，在FPGA中引入不同的工作在亚阈值条件下的单元电路，最终推动SRAM型FPGA进入超低功耗领域。

（2）基于施密特触发的SRAM单元可以在超低电源电压下工作。与传统的6T单元相比，它有1.56倍的读静态噪声容限，且泄露功耗减小了18%，读写功耗减小了50%。