[发明专利]一种钱搜索电路及基于该钱搜索电路的ECC解码装置及方法

说明书

技术领域

本发明涉及数字通信领域中的纠错码解码领域，具体涉及纠错码中钱搜索的电路，以及基于该钱搜索的ECC解码装置及方法。

背景技术

随着NAND FLASH型存储设备容量的不断升级，其结构从SLC过渡到MLC，再到TLC，由于NAND FLASH型存储设备的特点，数据在传输过程中会不可避免的发生错误。所以数据在传输过程中有必要增加一些冗余码用于检测和校验错误码，ECC误码纠错系统就是在这种情况下被引入。根据NAND FLASH数据的出错特点，即NAND FLASH的数据是按bit出错，这和BCH码的纠错特点相同，所以引入BCH码来作为NAND FLASH型设备的ECC码。

BCH码是迄今为止所发现的一类很实用的线性纠错码。它的纠错能力强，特别是在短和中等码长的情况下，其性能接近于理论值，而且构造方便，编码简单。

BCH码的解码主要有以下三个步骤：

第一步为计算伴随式校正子，即从所收到的码字中计算Si，从而判断是否存在错误信息；

第二步为求解关键方程找出错误位置多项式，即利用BM算法计算错误多项式L(x)；

第三步为找到错误多项式的根以便确定错误值的位置，即利用Chien搜索找出所有的错误的值。

由于BM算法中需要用到除法运算，这在硬件实现过程中需要用ROM构建一个倒数表来实现。但是这种方法比较的耗费资源。于是出现了不需要除法的无逆的BM算法，即IBMA，优化了算法的实现结构。

其中第一步计算伴随式校正子主要是变数乘定数的有限域乘法器，其计算周期为读取数据的时间。

第二步计算错误多项式系数为变数乘变数的有限域乘法器，其计算周期与纠错能力和实现的架构相关。

第三步计算错误位置值主要由纠错能力所决定，其计算周期取决于数据的总的长度(bit数)和所使用的通道数。

其中第二步的结构最为复杂，所以面积相对第一和第三步比较大，第三步的时间最长。

基于BCH码的ECC解码器主要由图1中所示的三个模块所组成。主要可以分为两大类：查错过程和纠错过程。其中查错指的是第一步计算伴随式校正子，通过判断起结果Si是否全部为零来判断是否有错，而纠错则包含计算错误多项式的系数(IBMA算法)和计算错误多项式的根即计算错误位置(钱搜索(chien搜索))。

在查错过程中如果发现所接收到的数据中存在错误，在需要求解错误位置多项式δ(x)＝δ_tx_t+δ_t-1x_t-1+...+δ₁x+δ₀，经过IBMA算法步骤之后，可以求解出错误位置多项式的系数δ_t、δ_t-1...、δ₁、δ₀，接下来就是求解关键方程。Chien搜索是解决求解关键方程的实用的方法。由于NAND型设备的数据长度按512Byte或1024Byte处理，对于1024Byte长度的数据，其有效数据位在2¹³和2¹⁴之间，所以BCH码需要采用2¹⁴(16383)的伽罗华域。为求解δ(x)的根，即是为了验证α_i是否满足δ(α_i)为零。这样依次验证α_i即可以求得δ(x)的根。

如图2所示为现有技术中所述钱搜索电路的一种具体实施电路图，该钱搜索电路包括t×P个乘法器，分别用101-10t、111-11t、121-12t、......1P1-1Pt标记，其中t为钱搜索(Chien搜索)错误多项式的项数，P为并行钱搜索的通道数，附图1为表述方便，以通道数为8为例进行说明，即P＝8。则上述t×8个乘法器组成8个通道，即每个通道包括t个乘法器，另外，该钱搜索电路的每一通道还包括一个加法器，8个通道共8个加法器，用11、12、......18标记。该8个加法器输入信号为其所在通道的t个乘法器的输出，判断每个通道加法器的输出是否为零，则可以判断每个通道的当前值αⁱ是否为错误位置值，从而达到纠错的目的。

在如图2所示现有的钱搜索电路中，采用了t×P个乘法器，在硬件实现的过程中，大量的乘法器占用的面积较大，导致成本较高。

基于上述现有的钱搜索电路，现有的ECC解码方法采用三级流水线的方法，上述BCH码解码方法中的每一步为一级流水线。三级流水线所需的时间也较长，影响ECC解码的速度。