[发明专利]一种提升芯片ESD性能的方法和电路

说明书

技术领域

本发明涉及集成电路设计，更具体地，本发明涉及一种提升芯片ESD性能的方法和电路。

背景技术

在集成电路设计中，出于稳定电源的目的，芯片中可能会给需要稳定的电源连接放电通路，该放电通路能够在电源发生突然增大时，给电源放电，减弱或消除电源的异常变化，增强芯片的抗干扰和抗攻击能力。该放电通路需要能够迅速对电源变化作出反应，可以通过电容耦合的方式，使电源电压的变化迅速反映到放电器件的栅极上，使放电器件迅速开启，从而限制电源电压继续升高，如图1所示。

然而C1、M1以及VG节点上可能连接的其它电路，却构成了一种典型的ESD结构，当电源与其它端口之间发生ESD时，可能会有部分ESD电流流过M1，如图2所示。如果M1的电路和版图不按照ESD规则设计，就可能导致M1在ESD发生时损坏，从而影响整个芯片的ESD性能。如果按照ESD规则设计，M1的版图会显著增大，付出面积的代价。

发明内容

本发明的目的是解决带有快速耦合电容的放电电路可能存在的ESD问题，并且提供一种提升芯片ESD性能的方法和电路。

本发明提供的一种提升芯片ESD性能的电路包括：

放电器件(M1)；

耦合电容(C1)；

使能控制管(M2)。

其中放电器件(M1)的栅极(VG)接在使能控制管(M2)的源极，放电器件(M1)源极和衬底接地，漏极接电源VCC。

耦合电容(C1)上极板接VCC，下极板连接M2的漏极。

使能控制管(M2)衬底接地，漏极连接C1的下极板，源极连接VG，栅极受使能信号EN的控制，当EN信号为低电平时，M2截止，C1与VG节点断开；当EN信号为高电平(相对于VCC电压)时，M2导通，C1通过M2连接到VG节点上。

EN信号可以采用芯片中上电复位电路的输出信号，并且带有一段时间的延时。复位阶段，该信号保持低电平；复位结束后，该信号变为与电源相当的高电平。

整个电路的工作过程：

在正常上电过程中，EN信号一直保持低电平，耦合电容(C1)与VG节点断开；上电完成后，EN信号变高，M2导通，C1开始发挥作用，放电电路开始正常工作。如果VCC端口出现干扰或攻击信号，放电电路能够减弱或消除这种电源的异常变化。

当VCC端口发生ESD时，EN信号不会马上变为高电平，因此M2截止，C1与VG节点是断开的。这样就打破了C1、M1以及其它电路共同构成的ESD保护电路结构，M1不会有ESD电流流过。这样就不会影响芯片的ESD性能。相对于图1和图2的电路，能够提升芯片的ESD性能。

注意：本发明既保证了放电通路在正常工作时的快速反应，又能够提升芯片的ESD性能。

本发明还提供一种提升芯片ESD性能的方法，用上电复位的输出来控制使能控制NMOS的导通与截止，从而控制耦合电容是否连接到放电器件的栅极。需要放电电路工作时，该NMOS导通；而在ESD等不需要放电电路工作的情况下，该NMOS截止，能够提升芯片ESD性能。

附图说明

图1带快速耦合电容的放电电路；

图2VCC发生ESD时，M1可能流过部分ESD电流的电路；

图3一种提升芯片ESD性能的方法和电路。

具体实施方式

放电器件(M1)采用NMOS器件，栅极受VG电压的控制，放电电流随VG电压升高而增大。

耦合电容C1在M2导通的前提下，能够把VCC的快速变化耦合到M1的栅极(VG)，加快放电电路的反应速度，增强瞬间放电的能力。

使能控制管(M2)受使能信号EN的控制，当EN信号为低电平时，M2截止，C1与VG节点断开；当EN信号为高电平(相对于VCC电压)时，M2导通，C1通过M2连接到VG节点上。EN信号来自于芯片的上电复位电路输出，并且有一段时间的延时。

在正常上电过程中，EN信号一直保持低电平，耦合电容(C1)与VG节点断开；上电完成后，EN信号变高，M2导通，C1开始发挥作用，放电电路开始正常工作。如果这时VCC端口出现干扰或攻击信号，放电电路能够减弱或消除这种电源的异常变化。

当VCC端口发生ESD时，EN信号不会马上变为高电平，因此M2截止，C1与VG节点是断开的。这样就打破了C1、M1以及其它电路共同构成的与ESD保护电路相同的结构，M1不会有ESD电流流过。这样使用本发明的电路相对于图1和图2的电路，能够提升芯片的ESD性能。