[实用新型]基于SET/MOS混合结构的8-3编码器

说明书

技术领域

本实用新型涉及集成电路技术领域，特别是一种由纳米器件组成的基于SET/MOS混合结构的8-3编码器。

背景技术

随着半导体器件特征尺寸的不断减小，集成电路单个芯片的规模变得越来越大。器件数目的增加，导致了芯片功耗的迅速增加，传统的CMOS设计遇到了来自器件本身的物理极限、功耗、可靠性等方面的挑战。基于传统的CMOS技术设计的8-3编码器,主要利用PMOS管与NMOS管互补的特性实现相应的逻辑功能。这种设计方法需要消耗较多的晶体管，电路的功耗大、集成度不高，已经不能满足新一代集成电路的低功耗、高集成度的设计要求。

发明内容

本实用新型的目的是提供一种基于SET/MOS混合结构的8-3编码器，能够将8个输入信号编码为3位的二进制码输出。

本实用新型采用以下方案实现：一种基于SET/MOS混合结构的8-3编码器，其特征在于：包括第一至八信号源以及第一、二、三四输入的SET/MOS混合电路；所述的第一信号源与第一SET/MOS混合电路的第一输入端连接；所述第二信号源与所述第二SET/MOS混合电路的第一输入端连接；所述第三信号源与第一、二SET/MOS混合电路的第二输入端连接；所述第四信号源与所述第三SET/MOS混合电路的第一输入端连接；所述第五信号源与所述第三SET/MOS混合电路的第二输入端以及第一SET/MOS混合电路的第三输入端连接；所述第六信号源与所述第二SET/MOS混合电路的第三输入端以及第三SET/MOS混合电路的第三输入端连接；所述第七信号源与所述的第一、二、三SET/MOS混合电路的第四输入端连接；所述第八信号源悬空。

在本实用新型一实施例中，所述的SET/MOS混合电路包括：一PMOS管，其源极接电源端V_dd；一NMOS管，其漏极与所述PMOS管的漏极连接；以及一SET管，其与所述NMOS管的源极连接。

本实用新型电路仅用了3个PMOS管，3个NMOS管和3个SET，能够将8个输入信号编码为3位的二进制码输出。HSPICE的仿真结果表明该编码器具有较低的功耗，整个电路的功耗仅为29.4nW，输入输出电压间具有较好的兼容性，输出电压具有较大的摆幅（0.67V）。与由CMOS器件设计的8-3编码器相比，电路功耗明显下降，管子数目大大减少，电路结构得到了进一步的简化，有利于降低电路功耗，节省芯片面积，提高电路的集成度，有望应用于将来的低功耗、高性能的超大规模集成电路中。

附图说明

图1为四输入的SET/MOS混合电路原理图。

图2为四输入的SET/MOS混合电路实现的或逻辑仿真特性曲线。

图3为基于SET/MOS混合结构的8-3编码器的原理图。

图4a和图4b为基于SET/MOS混合结构的8-3编码器的仿真特性曲线。

具体实施方式

下面结合附图及实施例对本实用新型做进一步说明。

如图3所示，本实施例提供一种基于SET/MOS混合结构的8-3编码器，其特征在于：包括第一至八信号源以及第一、二、三四输入的SET/MOS混合电路；所述的第一信号源与第一SET/MOS混合电路的第一输入端连接；所述第二信号源与所述第二SET/MOS混合电路的第一输入端连接；所述第三信号源与第一、二SET/MOS混合电路的第二输入端连接；所述第四信号源与所述第三SET/MOS混合电路的第一输入端连接；所述第五信号源与所述第三SET/MOS混合电路的第二输入端以及第一SET/MOS混合电路的第三输入端连接；所述第六信号源与所述第二SET/MOS混合电路的第三输入端以及第三SET/MOS混合电路的第三输入端连接；所述第七信号源与所述的第一、二、三SET/MOS混合电路的第四输入端连接；所述第八信号源悬空。

本实用新型采用新型的纳米电子器件与传统的MOS管相混合的方式来设计8-3编码器。作为新一代纳米电子器件的典型代表，单电子晶体管(Single electron transistor, SET) 具有极低的功耗和极高的开关速度，在功耗、工作速度等方面相对于传统的微电子器件具有明显的优势，被认为是制造下一代低功耗、高密度超大规模集成电路理想的基本器件。单电子晶体管能够与CMOS硅工艺很好地兼容，SET/MOS混合电路具备SET和MOS管的优越性能，表现出极低的功耗、超小的器件尺寸、较强的驱动能力和较大的输出摆幅，在多值逻辑电路、模数/数模转换器电路、存储器电路等方面得到广泛的应用。