[实用新型]扇出晶圆级半导体芯片三维堆叠封装结构有效
申请号: | 201220070273.X | 申请日: | 2012-02-28 |
公开(公告)号: | CN202523706U | 公开(公告)日: | 2012-11-07 |
发明(设计)人: | 刘胜;陈照辉;陈润;汪学方;刘孝刚;李超 | 申请(专利权)人: | 刘胜 |
主分类号: | H01L25/00 | 分类号: | H01L25/00;H01L23/31;H01L23/48 |
代理公司: | 上海市华诚律师事务所 31210 | 代理人: | 李平 |
地址: | 200120 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 扇出晶圆级 半导体 芯片 三维 堆叠 封装 结构 | ||
1.一种扇出晶圆级半导体芯片三维堆叠封装结构,包括数个扇出晶圆级半导体芯片封装体,多个封装体之间的凸点阵列及高分子保护材料层,每个扇出晶圆级半导体芯片封装体包括数个半导体芯片、载片、贴片材料、模塑料、数个再分布层、通孔、填充导电材料、凸点,其特征在于所述的扇出晶圆级半导体芯片封装体的第一半导体芯片背面及第二半导体芯片背面经由贴片材料键合在一起,并经模塑料密封成一个整体,第一半导体芯片正面的有源面及第二半导体芯片正面的有源面暴露在模塑料之外,并与模塑料的上下表面在同一平面上,在半导体芯片区域之外的模塑料上制作垂直通孔,通孔内填充有导电材料,在模塑料密封体的上下表面分别制作第一再分布层与第二再分布层,在第一再分布层与第二再分布层上分别设有凸点,通过再分布层的导电金属层连接第一半导体芯片、第二半导体芯片、通孔中的导电材料以及凸点,实现第一半导体芯片与第二半导体芯片之间的电互联,将多个扇出晶圆级半导体芯片封装体堆叠,在多个扇出晶圆级半导体芯片封装体之间设有保护凸点阵列的高分子胶层,经凸点阵列及通孔内导电材料实现不同扇出晶圆级半导体芯片封装体之间的电互连。
2.根据权利要求1所述的扇出晶圆级半导体芯片三维堆叠封装结构,其特征在于所述第一半导体芯片及第二半导体芯片,两个半导体芯片的尺寸相同或不同,第一半导体芯片背面及第二半导体芯片背面经由贴片材料键合在一起,或第一半导体芯片背面及第二半导体芯片背面分别经由贴片材料键合到载片上,载片的尺寸比半导体芯片大或比半导体芯片小,载片上设有固定通孔,其形状为方形或圆形。
3.根据权利要求1所述的扇出晶圆级半导体芯片三维堆叠封装结构,其特征在于所述数个扇出晶圆级半导体芯片封装体中的第二半导体芯片及第三半导体芯片的尺寸比第一半导体芯片小,第二半导体芯片及第三半导体芯片的背面与第一半导体芯片背面键合在一起。
4.根据权利要求1所述的扇出晶圆级半导体芯片三维堆叠封装结构,其特征在于所述第一半导体芯片及第二半导体芯片经键合,或不经键合直接通过夹具的辅助由模塑料密封成一个整体,第一半导体芯片及第二半导体芯片的有源面露出模塑料密封体,且与模塑料密封体上下表面在同一个平面上。
5.根据权利要求1所述的扇出晶圆级半导体芯片三维堆叠封装结构,其特征在于所述模塑料密封体上制作有垂直通孔,通孔的形状为圆孔或方孔,其直径在5um~300um,深宽比在1∶1~1∶15之间,通孔的间距在30um~500um,通孔的排布为单圈分布或多圈分布。
6.根据权利要求1所述的扇出晶圆级半导体芯片三维堆叠封装结构,其特征在于所述第一再分布层与第二再分布层分别经光刻或刻蚀或沉积或溅射或电镀制作在第一半导体芯片及第二半导体芯片的模塑料密封体的正反表面上,再分布层包含了绝缘层,金属导电层,绝缘层,第一再分布层与第二再分布层为两层结构或多层结构。
7.根据权利要求1所述的扇出晶圆级半导体芯片三维堆叠封装结构,其特征在于所述凸点阵列经植球或丝网印刷工艺制作在模塑料密封体上下表面的第一再分布层与第二再分布层上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于刘胜,未经刘胜许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201220070273.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种基于氧化铋薄膜的电阻式随机读取存储器
- 下一篇:IGBT用风冷散热器
- 同类专利
- 专利分类