[实用新型]一种多摩川编码器的曼彻斯特编码的解码电路

权利要求书

1.一种多摩川编码器的曼彻斯特编码的解码电路，其特征在于：采用可编程逻辑器件实现多摩川编码器的曼彻斯特编码的解码电路，所述可编程逻辑器件中至少包括同步头检测单元、使能信号产生单元、曼彻斯特码解码单元、同步时钟提取单元、串并转换单元、CRC校验单元、数据寄存器组单元和并行接口单元； 

所述同步头检测单元的输出端分别与使能信号产生单元和曼彻斯特码解码单元的输入端连接，所述使能信号产生单元的输出端分别与曼彻斯特码解码单元、同步时钟提取单元、串并转换单元和CRC校验单元的输入端连接，所述曼彻斯特码解码单元和同步时钟提取单元的输出端分别与串并转换单元的输入端连接，所述串并转换单元的输出端分别与CRC校验单元和数据寄存器组单元的输入端连接，所述CRC校验单元的输出端与数据寄存器组单元的输入端连接，所述数据寄存器组单元的输出端与并行接口单元的输入端连接。 

2.根据权利要求1所述的一种多摩川编码器的曼彻斯特编码的解码电路，其特征在于：所述数据寄存器组单元至少由一个数据分离器和三个寄存器组成，所述数据分离器用于将多摩川编码器中的单圈、多圈数据和状态信息分离，所述三个寄存器分别用于存储单圈数据、多圈数据和状态信息。