[实用新型]一种多摩川编码器的曼彻斯特编码的解码电路有效
申请号: | 201220174750.7 | 申请日: | 2012-04-24 |
公开(公告)号: | CN202696582U | 公开(公告)日: | 2013-01-23 |
发明(设计)人: | 陈琳;潘海鸿;钟文;韦庆情;刘雪;罗海国;黄炳琼 | 申请(专利权)人: | 广西大学 |
主分类号: | H03M5/12 | 分类号: | H03M5/12 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 530004 广西*** | 国省代码: | 广西;45 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 多摩川 编码器 曼彻斯特 编码 解码 电路 | ||
技术领域
本实用新型涉及通讯技术及信号处理等领域,特别涉及一种多摩川编码器的曼彻斯特编码的解码电路。
背景技术
随着现代工业的快速发展,相应的工厂设备如精密数控机床、工业机器人等对伺服驱动系统提出了越来越高的要求。光电编码器作为伺服驱动系统中最常用的位置检测环节,绝对式编码器由机械位置决定的每个位置绝对唯一、抗干扰性强,便于记忆和保存,可以直接读出绝对位置信息,没有累积误差,数据的可靠性高,被广泛应用于各种工业系统中的角度、长度测量和定位控制,如数控机床和机器人等精度要求比较高的场合。为减小编码器体积,增强抗干扰能力,绝对式编码器一般采用串行方式输出,并由相应的通信协议进行控制。世界上几大主要绝对式光电编码器厂商都有自己的一套通信协议,如Heidenhain公司EnDat2.2协议,Danaher公司的BiSS协议,SICK|STEGMANN公司的HIPERFACE协议等等。
用户要从绝对式编码器获取位置信息,就要遵循不同厂家相应的编码器的通信协议,因此,专用的编码器通信协议就成了绝对式编码器应用的一个局限,为此各个厂商都提供了一定的解决方案。目前多摩川公司针对多摩川生产的串行输出的绝对式编码器的解码提供了AU5561和AU5688专用转换芯片,用于实现多摩川生产的串行输出的绝对式编码器的解码。其中,多摩川公司自定义曼彻斯特码通信协议,其数据传输速率为1Mbps,通信协议的数据帧包括同步头、数据位、CRC校验位和终止位,其中数据位和CRC检验位采用标准曼彻斯特码编码,而其同步头和终止位特殊,同步头由2.625us位宽的高电平和0.5us位宽的低电平组成,终止字由0.5us位宽的低电平和0.375us位宽的高电平组成。针对多摩川公司生产的串行输出曼彻斯特编码的编码器,目前需要采用多摩川公司提供的AU5688专用转换芯片实现多摩川编码器的曼彻斯特编码的解码。但多摩川编码器输出信号的数据帧中包含单圈数据、多圈数据和状态信息,AU5688专用转换芯片只将串行的曼彻斯特码转换为并行的NRZ码,需要设计外部电路对数据进行分离。为此,用户端的解码板上需要根据多摩川公司的自定义通信协议和AU5688专用转换芯片设计电路,比如采用26LS32作为与转换芯片的中间接口电路,这使得电路设计复杂;而且AU5688专用转换芯片通常价格昂贵,其价格约是整个绝对式编码器价格的四分之一,这在一定程度上增加了开发成本。
发明内容
本实用新型的目的在于克服上述现有技术的不足,采用可编程逻辑器件(FPGA/CPLD)实现多摩川编码器的曼彻斯特编码的解码电路,即实现多摩川编码器的曼彻斯编码的解码、串并转换、CRC校验和数据分离等处理,以便外部控制器的读取编码器获取的信号。
本实用新型的技术方案概述如下:
一种多摩川编码器的曼彻斯特编码的解码电路,其特征在于:采用可编程逻辑器件实现多摩川编码器的曼彻斯特编码的解码电路,可编程逻辑器件中至少包括同步头检测单元、使能信号产生单元、曼彻斯特码解码单元、同步时钟提取单元、串并转换单元、CRC校验单元、数据寄存器组单元和并行接口单元。
同步头检测单元的输出端分别与使能信号产生单元和曼彻斯特码解码单元的输入端连接,使能信号产生单元的输出端分别与曼彻斯特码解码单元、同步时钟提取单元、串并转换单元和CRC校验单元的输入端连接,曼彻斯特码解码单元和同步时钟提取单元的输出端分别与串并转换单元的输入端连接,串并转换单元的输出端分别与CRC校验单元和数据寄存器组单元的输入端连接,CRC校验单元的输出端与数据寄存器组单元的输入端连接,数据寄存器组单元的输出端与并行接口单元的输入端连接。
使能信号产生单元在接收到同步头检测单元发送的使能信号后产生一系列的使能信号m1、m2和m3;使能信号m1控制曼彻斯特码解码单元将同步头检测单元输出的标准曼彻斯特码转换成NRZ码,使能信号m2控制同步时钟提取单元产生与标准曼彻斯特码同步的时钟信号clk1x,使能信号m3控制串并转换单元和CRC校验单元,通过控制串并转换单元的内部移位寄存器将曼彻斯特码解码单元输出的NRZ码转换为并行数据,通过控制CRC校验单元实现对串并转换单元输出的并行数据进行循环冗余校验。
数据寄存器组单元至少由一个数据分离器和三个寄存器组成,数据分离器用于将多摩川编码器中的单圈、多圈数据和状态信息分离,三个寄存器分别用于存储单圈数据、多圈数据和状态信息。
与现有技术相比,本实用新型的有益效果在于:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广西大学,未经广西大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201220174750.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:实时工业以太网EtherCAT主站系统
- 下一篇:双调谐锁相式快跳源