[实用新型]一种阵列基板行驱动电路、阵列基板及显示装置

说明书

技术领域

本实用新型涉及显示技术领域，尤其涉及一种阵列基板行驱动电路、薄膜晶体管阵列基板及显示装置。

背景技术

随着薄膜晶体管液晶显示器（Thin film transistor liquid crystal display，TFT LCD）产业的发展，TFT LCD产品的竞争日趋激烈，各厂家都在通过采用新技术以降低产品的成本，从而提高其产品在市场上的竞争力，阵列基板行驱动（Gate Driver on Array，GOA）技术就是这些新技术的典型代表。GOA技术是将栅极（Gate）开关电路集成于阵列（Array）基板上，从而可以省掉栅极驱动集成电路（Gate Driver IC）部分，从材料成本和工艺步骤两个方面可以达到降低产品成本的目的。

薄膜晶体管阵列基板的像素结构的常见类型有公共电极型存储电容（Cst on Common）结构和栅极线型存储电容（Cst on Gate）结构。其中，Cst on Common结构中，由当前行的像素电极、公共电极（或公共电压线）和两者之间的绝缘层构成存储电容Cst；图1示出了采用Cst on Gate结构的像素结构的等效电路示意图，其中，由当前行的像素电极（Pixel Electrode）、前一行栅极线和两者之间的绝缘层构成存储电容Cst，同时像素电极处的开关晶体管T0的栅极和源极之间存在寄生电容Cgs。

液晶显示装置通常采用逐行扫描的方式，当扫描到某一行栅极线时，向该行输出高电平的栅极信号，而其余行的栅极信号则维持在低电平。由于存在寄生电容Cgs，因此栅极信号的电平高低变化会在像素电极上产生一个压降ΔVp，该压降ΔVp将影响画面品质，产生画面闪烁或者残像等不良后果，因此需要对其进行补偿。

针对Cst on Common结构，现有技术通过调节公共电压（Vcom），使得Vcom的下降量与像素电极上的压降相同，以补偿ΔVp；而针对Cst on Gate结构，目前亟需一种简单可靠的ΔVp补偿方式。

实用新型内容

有鉴于此，本实用新型的目的是提供一种阵列基板行驱动电路、阵列基板及液晶显示装置，能够简单可靠地补偿栅极信号电平高低变化在像素电极上产生的压降ΔVp。

为解决上述技术问题，本实用新型提供方案如下：

一种阵列基板行驱动GOA电路，包括级联的多级GOA单元，其中，所述GOA电路的第n级GOA单元包括上拉单元、上拉驱动单元、第一下拉单元、下拉驱动单元、第二下拉单元和复位单元，其中，

所述上拉驱动单元，分别与第n-1级GOA单元的输出端、第二时钟信号、一上拉节点和本级GOA单元的输出端连接；

所述上拉单元，分别与所述上拉节点、第一时钟信号和本级GOA单元的输出端连接；

所述复位单元，分别与第一低电平、复位信号、所述上拉节点和本级GOA单元的输出端连接；

所述下拉驱动单元，分别与第二时钟信号、下拉节点、所述上拉节点和第一低电平连接；

所述第一下拉单元，分别与所述下拉节点、第二时钟信号、第一低电平和本级GOA单元的输出端连接；

所述第二下拉单元，分别与第二低电平、第n+1级GOA单元的输出端和本级GOA单元的输出端连接，其中，所述第二低电平低于所述第一低电平。

优选地，上述GOA电路中，

所述本级GOA单元的输出端输出的栅极信号为三阶脉冲信号，所述三阶脉冲信号包括顺序相连的一高电平Vgh信号、第二低电平Vss2信号和第一低电平Vss信号，其中，(Vgh-Vss2)×CgsCall=(Vss-Vss2)×CstCall,]]>Cgs为对应行像素开关晶体管的栅极和源极之间存在的寄生电容，Cst为对应行像素电极与前一行栅极线之间存在的存储电容，Call为对应行像素电极处的总电容。