[实用新型]发光控制电路和移位寄存器

权利要求书

1.一种发光控制电路，用于产生在AMOLED中控制OLED发光的发光控制信号，其特征在于，所述发光控制信号与栅极驱动信号反相；

所述发光控制电路包括输入端、输入采样单元、输出单元、复位单元和发光控制信号输出端，其中，

用于在第一时钟信号的控制下对输入信号进行采样，并将采样得到的信号传送至所述发光控制信号输出端的所述输入采样单元，分别与所述输入端、第一时钟信号输入端和所述发光控制信号输出端连接；

用于在所述输入采样单元对输入信号进行采样后，在第二时钟信号的控制下产生发光控制信号，并将该发光控制信号传送至所述发光控制信号输出端的所述输出单元，分别与所述输入采样单元、第二时钟信号输入端和所述发光控制信号输出端连接；

用于在所述输出单元产生发光控制信号后，在第三时钟信号的控制下对所述发光控制信号进行复位的所述复位单元，分别与所述输出单元、第三时钟信号输入端和所述发光控制信号输出端连接。

2.如权利要求1所述的发光控制电路，其特征在于，

所述输入采样单元包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和第一电容；

所述第一薄膜晶体管，栅极与第一时钟信号输入端连接，源极与所述复位单元连接，漏极与所述输入端连接；

所述第二薄膜晶体管，栅极与第一时钟信号输入端连接，源极与驱动电源的高电平输出端连接，漏极与所述输出单元连接；

所述第三薄膜晶体管，栅极与第一时钟信号输入端连接，源极与驱动电源的高电平输出端连接，漏极与所述输出单元连接；

所述第四薄膜晶体管，栅极与第一时钟信号输入端连接，源极与复位单元连接，漏极与驱动电源的低电平输出端连接；

所述第一电容，连接于所述第四薄膜晶体管的源极与所述发光控制信号输出端之间。

3.如权利要求2所述的发光控制电路，其特征在于，

所述输出单元包括第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管和第二电容；

所述第五薄膜晶体管，栅极与所述第一薄膜晶体管的源极连接，源极分别与所述第二薄膜晶体管的漏极和所述第六薄膜晶体管的栅极连接，漏极与第二时钟信号输入端连接；

所述第六薄膜晶体管，源极与分别与所述第三薄膜晶体管的漏极和所述八薄膜晶体管的栅极连接，漏极与驱动电源的低电平输出端连接；

所述第七薄膜晶体管，栅极与第二时钟信号输入端连接，源极与驱动电源的高电平输出端连接，漏极与第十三薄膜晶体管的栅极连接；

所述第八薄膜晶体管，源极与驱动电源的高电平输出端连接；

所述第二电容连接于所述第五薄膜晶体管的栅极与源极之间。

4.如权利要求3所述的发光控制电路，其特征在于，

所述复位单元包括第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管、第十二薄膜晶体管和第十三薄膜晶体管；

所述第九薄膜晶体管，栅极与第三时钟信号输入端连接，源极与驱动电源的高电平输出端连接，漏极与第一薄膜晶体管的源极连接；

所述第十薄膜晶体管，栅极与第三时钟信号端连接，源极与驱动电源的高电平输出端连接，漏极与所述第五薄膜晶体管的源极连接；

所述第十一薄膜晶体管，栅极与第三时钟信号输入端连接，源极与驱动电源的高电平输出端连接，漏极与所述第六薄膜晶体管的源极连接；

所述第十二薄膜晶体管，栅极与第三时钟信号输入端连接，源极与所述第十三薄膜晶体管的栅极连接，漏极与驱动电源的低电平输出端连接；

所述第十三薄膜晶体管，栅极与所述第四薄膜晶体管的源极连接，源极与所述第八薄膜晶体管的漏极连接，漏极与驱动电源的低电平输出端连接；

所述第十三薄膜晶体管的源极与所述发光控制信号输出端连接。

5.如权利要求4所述的发光控制电路，其特征在于，还包括反相输出端；

所述第六薄膜晶体管的栅极与所述反相输出端连接；

从所述反相输出端输出的信号与所述发光控制信号反相。

6.如权利要求4所述的发光控制电路，其特征在于，所述输出单元还包括第三电容，所述复位单元还包括第四电容；

所述第三电容，连接于所述第六薄膜晶体管的源极与驱动电源的低电平输出端之间；

所述第四电容，连接于所述第十三薄膜晶体管的源极和驱动电源的低电平输出端之间。