[实用新型]半鳍式FET半导体器件

说明书

技术领域

本实用新型大体上涉及半导体领域。更具体地，本实用新型涉及半导体晶体管制造领域。

背景技术

互补式金属氧化物半导体（CMOS）技术由于具有诸多优势而在半导体行业得到广泛应用。例如，与CMOS器件相关的高密度、低能耗以及相对的噪声抗扰性使其适于在集成电路（IC）中实现，例如，为现代电子系统提供控制逻辑。然而，标准的CMOS晶体管通常是低电压器件。结果，例如，诸如电力开关和电压调节的电力应用通常由金属氧化物半导体场效应晶体管（MOSFET）的高功率转换而进行，该MOSFET诸如是通常在IC晶圆上与CMOS逻辑器件并排形成的横向扩散金属氧化物半导体（LDMOS）器件。

不足为奇的是，LDMOS器件性能的一个重要量度标准是其击穿电压，优选地，击穿电压应该较高。LDMOS性能的另一个重要量度标准是其导通电阻或Rdson，优选地，导通电阻应该较低。由于器件尺寸在连续不断地缩小，所谓的短沟道效应（诸如沟道漏电）即使在晶体管名义上断开时也会产生不期望的功率损耗。为了试图降低或基本上消除标准CMOS晶体管中的断态漏电，CMOS制造越来越倾向于鳍式场效应晶体管（FinFET）架构，部分原因是使用FinFET设计可以实现改进的沟道损耗。然而，采用FinFET结构使得实现具有期望的低Rdson的LDMOS变得更有挑战性。

用于降低传统LDMOS器件中Rdson的对策可以包括控制晶体管栅极和各种漏极侧要素的接近度。例如，可以通过将栅极与高掺杂漏极区之间形成的浅沟槽隔离（STI）结构的宽度缩小或通过增大栅极在环绕STI结构的漏极扩展阱上的重叠部分来降低传统LDMOS器件的Rdson。然而，这些用于有利地降低Rdson的LDMOS器件的传统改变可能同时且不期望地导致LDMOS器件的击穿电压降低。

因此，有必要提供一种适应新兴CMOS工艺流程、能够提供被配置为同时展现低Rdson和对电压击穿具有鲁棒阻抗（robust resistance）的功率MOSFET的方案来克服现有技术的缺点和不足。

实用新型内容

基本上如至少一个附图中所示的和/或结合至少一个附图描述的，本申请涉及半鳍式FET（半-FinFET）半导体器件，正如在权利要求书中更完整阐述的。

（1）一种半鳍式FET半导体器件，包括：

栅极结构，形成于半导体主体上方；

所述半导体主体包括由延伸超过所述栅极结构的第一侧的多个鳍构成的源极区；

所述半导体主体还包括与所述栅极结构的与所述多个鳍相对的第二侧相邻的连续漏极区；

其中，所述连续漏极区使得所述半鳍式FET半导体器件具有降低的导通电阻。

（2）根据（1）的半鳍式FET半导体器件，还包括位于所述栅极结构下方并与所述多个鳍相连的沟道区。

（3）根据（1）所述的半鳍式FET半导体器件，其中，所述半鳍式FET半导体器件是n沟道金属氧化物半导体（NMOS）器件。

（4）根据（1）所述的半鳍式FET半导体器件，其中，所述半鳍式FET半导体器件是p沟道金属氧化物半导体（PMOS）器件。

（5）根据（1）所述的半鳍式FET半导体器件，其中，所述半鳍式FET半导体器件是横向扩散金属氧化物半导体（LDMOS）器件。

（6）根据（1）所述的半鳍式FET半导体器件，其中，所述半鳍式FET半导体器件还包括形成于所述连续漏极区和所述栅极结构之间的隔离体。

（7）根据（1）所述的半鳍式FET半导体器件，其中，所述多个鳍为硅鳍。

（8）根据（1）所述的半鳍式FET半导体器件，其中，所述栅极结构包括栅极和置于所述栅极与所述半导体主体之间的栅极介质。

（9）根据（1）所述的半鳍式FET半导体器件，其中，所述栅极结构包括多晶硅栅极以及置于所述多晶硅栅极和所述半导体主体之间的选自氧化硅和氮化硅之一的栅极介质。

（10）根据（1）所述的半鳍式FET半导体器件，其中，所述栅极结构包括金属栅极和置于所述金属栅极与所述半导体主体之间的高κ栅极介质。

附图说明

图1示出了根据本实用新型一个实施方式的被实现为横向扩散金属氧化物半导体（LDMOS）器件的半鳍式FET半导体器件的俯视图。

图2示出了根据本实用新型一个实施方式的用于制造具有半鳍式FET结构的半导体器件的方法流程图。