[实用新型]一种全数字雷达信号源

说明书

技术领域

本实用新型属于通信技术领域，特别涉及一种全数字雷达信号源。

背景技术

传统雷达系统中的信号源所采用的晶体振荡器，由于其输出信号范围较低，因此很难达到不同系统中所需信号带宽的要求；现有雷达系统中的信号源一般采用脉冲调制的方法合成信号，这就需要两个直接数字频率合成器产生两路信号，在具体实施过程中，两路信号的相干性很难保证；且锁相环与滤波器分开布置，不便于调节滤波器的带宽。

实用新型内容

针对背景技术存在的问题，本实用新型提供一种全数字雷达信号源。

为解决上述技术问题，本实用新型采用如下技术方案：

一种全数字雷达信号源，包括时钟缓冲电路、数字锁相环、直接数字频率合成器、开关放大滤波电路、光耦隔离电路、接口电路、控制电路；时钟缓冲电路的输入端与晶体振荡器连接，其输出端与数字锁相环的输入端、控制电路连接；直接数字频率合成器的输入端、输出端分别与数字锁相环的输出端、开关放大滤波电路的输入端连接；光耦隔离电路分别与时钟缓冲电路、数字锁相环、直接数字频率合成器、开关放大滤波电路、接口电路相连；控制电路与接口电路相连。

所述数字锁相环包括依次连接的分频器1、鉴相器、数字滤波器、数控振荡器、分频器2，数控振荡器的输出端与分频器3的输入端连接，分频器3的输出端与鉴相器的输入端连接。

所述光耦隔离电路包括两个以上的光耦合器。

所述控制电路采用FPGA实现。

所述时钟缓冲电路由型号为CDCE18005的芯片实现。

所述数字锁相环采用型号为Si5324的芯片实现。

所述直接数字频率合成器采用型号为AD9910的芯片实现。

本实用新型的工作原理如下：

晶体振荡器经过时钟缓冲电路分为五路同频同相的10MHz时钟，皆为差分输出，其中两路提供给控制电路作为系统时钟，一路作为数字锁相环的参考时钟，数字锁相环将10MHz晶振时钟倍频到1GHz，输出为差分信号，作为直接数字频率合成器的系统时钟，再由直接数字频率合成器产生所需的线性调频信号，经过开关放大滤波电路，最后通过开关输出至发射机。

本实用新型可产生400MHz以下线性扫频信号，同时，通过控制电路配置直接数字频率合成器，可将本实用新型扩展为频率低于400MHz任意波形的信号源。

与现有技术相比，本实用新型具有以下优点和有益效果：

1、本实用新型采用的数字锁相环，其内部集成了滤波器，因此不需要在锁相环的外部重新设计滤波器，这样不仅便于调节滤波器的带宽，而且降低了噪声对锁相环影响。

2、本实用新型只需一个直接数字频率合成器，因此不需要考虑两个直接数字频率合成器产生两路信号的相干性。

3、本实用新型采用光耦隔离电路将数字信号和模拟信号部分分开，使信号源发出的信号效果更好。

4、本实用新型采用芯片控制，其分辨率高、精度高、输出频带宽、控制灵活，且可发出任意波形的信号源。

附图说明

图1为本实用新型的结构简图。

图2为本实用新型中数字锁相环的结构简图。

具体实施方式

下面结合附图所示的实施例对本实用新型作进一步说明。

如图1所示，本实用新型包括时钟缓冲电路、数字锁相环、直接数字频率合成器、开关放大滤波电路、光耦隔离电路、接口电路、控制电路；时钟缓冲电路的输入端与晶体振荡器连接，其输出端与数字锁相环的输入端、控制电路连接；直接数字频率合成器的输入端、输出端分别与数字锁相环的输出端、开关放大滤波电路的输入端连接；光耦隔离电路分别与时钟缓冲电路、数字锁相环、直接数字频率合成器、开关放大滤波电路、接口电路相连；控制电路与接口电路相连；本实施例中时钟缓冲电路由型号为CDCE18005的芯片实现。

如图2所示，数字锁相环包括依次连接的分频器1、鉴相器、数字滤波器、数控振荡器、分频器2，数控振荡器的输出端与分频器3的输入端连接，分频器3的输出端与鉴相器的输入端连接。本实施例中数字锁相环采用型号为Si5324的芯片实现；Si5324运算处理鉴相器的相差脉冲，通过可调带宽数字滤波器，产生一个数字频率控制字M来调制数控振荡器。分频器1、2、3均有很大的分频范围，这就保证了更宽范围信号的输入和输出频率。在设计各种不同的复杂的时钟系统时，只需要改变分频器和pin管脚的配置就可以完成不同频段的变化。