[实用新型]降低电源关断时负载功耗的电路有效
| 申请号： | 201220492488.0 | 申请日： | 2012-09-26 |
| 公开（公告）号： | CN202798660U | 公开（公告）日： | 2013-03-13 |
| 发明（设计）人： | 王纪云;吴勇;王晓娟 | 申请（专利权）人： | 郑州单点科技软件有限公司 |
| 主分类号： | H03K19/094 | 分类号： | H03K19/094 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 450016 河南省郑州市经*** | 国省代码： | 河南;41 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 降低 电源 关断时 负载 功耗 电路 | ||
1.一种降低电源关断时负载功耗的电路，其特征在于，包括第一PMOS晶体管（P1）、第二PMOS晶体管（P2）、第三PMOS晶体管（P3）、第一NMOS晶体管（N1）、第二NMOS晶体管（N2）、第一电阻（R1）和第二电阻（R2）；
电压源（VDD）连接至第一PMOS晶体管（P1）的源极和第二PMOS晶体管（P2）的源极，并通过第一电阻（R1）连接至第一PMOS晶体管（P1）的栅极和第二NMOS晶体管（N2）的漏极；第一PMOS晶体管（P1）的漏极和第二PMOS晶体管（P2）的栅极连接至第一控制信号输出端（Vout1）；第三PMOS晶体管（P3）的栅极和第二NMOS晶体管（N2）的源极连接至第二控制信号输出端（Vout2）；第一NMOS晶体管（N1）的漏极连接至第三PMOS晶体管（P3）的漏极、第一NMOS晶体管（N1）的栅极和第二NMOS晶体管（N2）的栅极，源极通过第二电阻（R2）接地。
2.根据权利要求1所述的降低电源关断时负载功耗的电路，其特征在于，所述第一PMOS晶体管（P1）、第二PMOS晶体管（P2）和第三PMOS晶体管（P3）为参数相同的PMOS晶体管。
3.根据权利要求1所述的降低电源关断时负载功耗的电路，其特征在于，所述第一NMOS晶体管（N1）和第二NMOS晶体管（N2）为参数相同的NMOS晶体管。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于郑州单点科技软件有限公司，未经郑州单点科技软件有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201220492488.0/1.html，转载请声明来源钻瓜专利网。
