[实用新型]降低电源关断时负载功耗的电路有效
申请号: | 201220492488.0 | 申请日: | 2012-09-26 |
公开(公告)号: | CN202798660U | 公开(公告)日: | 2013-03-13 |
发明(设计)人: | 王纪云;吴勇;王晓娟 | 申请(专利权)人: | 郑州单点科技软件有限公司 |
主分类号: | H03K19/094 | 分类号: | H03K19/094 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 450016 河南省郑州市经*** | 国省代码: | 河南;41 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 降低 电源 关断时 负载 功耗 电路 | ||
技术领域
本实用新型涉及一种在电源关断时可降低负载功耗的电路。
背景技术
在PC、便携式电脑、平板电脑、智能手机等智能电子设备,在关闭电源时由于需要电路做很多的保存及准备工作,此时电路的功耗一般较大,随着功耗的增大电流也会随之增大,因此对一些电子元器件就造成一定的工作不稳,使这些电子元器件的寿命缩短。
实用新型内容
本实用新型的发明目的在于:针对上述存在的问题,提供一种在电源关断时可降低负载功耗的电路。
本实用新型采用的技术方案是这样的:一种降低电源关断时负载功耗的电路,该电路包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第一电阻和第二电阻。
电压源连接至第一PMOS晶体管的源极和第二PMOS晶体管的源极,并通过第一电阻连接至第一PMOS晶体管的栅极和第二NMOS晶体管的漏极;第一PMOS晶体管的漏极和第二PMOS晶体管的栅极连接至第一控制信号输出端;第三PMOS晶体管的栅极和第二NMOS晶体管的源极连接至第二控制信号输出端;第一NMOS晶体管的漏极连接至第三PMOS晶体管的漏极、第一NMOS晶体管的栅极和第二NMOS晶体管的栅极,源极通过第二电阻接地。
在上述的电路中,所述第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管为参数相同的PMOS晶体管。
在上述的电路中,所述第一NMOS晶体管和第二NMOS晶体管为参数相同的NMOS晶体管。
综上所述,由于采用了上述技术方案,本实用新型的有益效果是:降低电源关断时的负载功耗,减小关断时的电流,减小大电流对元器件寿命的影响。
附图说明
图1是本实用新型一种降低电源关断时负载功耗电路的电路原理图。
具体实施方式
下面结合附图,对本实用新型作详细的说明。
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本实用新型,并不用于限定本实用新型。
如图1所示,是本实用新型一种降低电源关断时负载功耗电路的电路原理图。
本实用新型的一种降低电源关断时负载功耗的电路,该电路包括第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第一NMOS晶体管N1、第二NMOS晶体管N2、第一电阻R1和第二电阻R2。
下面结合图1对本实用新型上述的各电子元器件间的连接关系做详细说明:电压源VDD连接至第一PMOS晶体管P1的源极和第二PMOS晶体管P2的源极,并通过第一电阻R1连接至第一PMOS晶体管P1的栅极和第二NMOS晶体管N2的漏极;第一PMOS晶体管P1的漏极和第二PMOS晶体管P2的栅极连接至第一控制信号输出端Vout1;第三PMOS晶体管P3的栅极和第二NMOS晶体管N2的源极连接至第二控制信号输出端Vout2;第一NMOS晶体管N1的漏极连接至第三PMOS晶体管P3的漏极、第一NMOS晶体管N1的栅极和第二NMOS晶体管N2的栅极,源极通过第二电阻R2接地。
在本实用新型上述的电路中,所述第一PMOS晶体管P1、第二PMOS晶体管P2和第三PMOS晶体管P3为参数相同的PMOS晶体管。
在本实用新型上述的电路中,所述第一NMOS晶体管N1和第二NMOS晶体管N2为参数相同的NMOS晶体管。
以上所述仅为本实用新型的较佳实施例而已,并不用以限制本实用新型,凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型的保护范围之内。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于郑州单点科技软件有限公司,未经郑州单点科技软件有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201220492488.0/2.html,转载请声明来源钻瓜专利网。