[实用新型]一种半导体结构

说明书

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种半导体结构。

背景技术

EEPROM（电可擦写可编程只读存储器）是可用户更改的只读存储器（ROM），其可通过高于普通电压的作用来擦除和重编程（重写）。不像EPROM芯片，EEPROM不需从计算机中取出即可修改。在一个EEPROM中，当计算机在使用的时候是可频繁地重编程的，因此EEPROM的应用越来越广泛。

EEPROM采用双层栅(二层多晶硅)结构，即在常规的MOS管的硅栅下面又增加一层多晶硅栅，这层硅栅不和外界相连，完全被绝缘层材料（比如二氧化硅，氮化硅等）和周围隔离，这层硅栅就叫浮栅。浮栅中的电荷可以通过载流子（一般是电子）进出浮栅来改变，在控制栅加电压，衬底中的电子在电压的作用下经过氧化层转移到浮栅中。浮栅中电荷数量将影响MOS管的阈值电压，比如浮栅中有电子的注入时，对于n型MOS管来说，阈值电压被提升。不同的阈值电压对应于不同的存储状态。随着现代技术的发展，人们对存储器容量的要求越来越高，所以存储器密度越来越大，相应的存储单元间的距离就变得越来越小。当此距离小到一定程度时，相邻存储单元间的电容耦合作用的问题就变得突出出来，这严重限制了存储密度的进一步提升，所以亟需找到一个办法来解决这个问题。

实用新型内容

本实用新型提供了一种可以解决上述问题的半导体结构及其制造方法。

根据本实用新型的一个方面，提供了一种半导体结构，包括：

衬底，所述衬底包括第一方向和第二方向；

栅堆叠，位于所述衬底之上，所述栅堆叠由第一绝缘层和浮栅、第二绝缘层和控制栅从下往上依次堆叠而成；

所述浮栅侧面在所述第一方向上具有至少一个凸起，在所述第二方向上具有至少一个凹陷；

源/漏区，位于所述栅堆叠在第二方向两侧的衬底中。

与现有技术相比，本实用新型在位线方向将浮栅侧壁刻蚀成一个以上的凹陷形状，可以降低单元间的电容耦合，而在字线方向将浮栅侧壁生长出一个以上的凸起，可以增大浮栅的侧面面积，通过用第二绝缘层和控制栅包裹住侧面凸起形状的浮栅可以加强控制栅和浮栅之间的电容耦合。通过以上方法，可以有效的降低相邻存储单元之间的寄生耦合效应，有利于进一步减小存储单元间距离以及增加电路集成规模。另外由于为了减小相邻字线所连接的存储单元的浮栅之间的干扰耦合，其侧壁在位线方向凹陷，这会导致浮栅机械强度下降；通过本实用新型在字线方向加宽浮栅中部区域可以补偿位线方向凹陷所降低的机械强度。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本实用新型的其它特征、目的和优点将会变得更明显。

图1为根据本实用新型的实施例的半导体结构制造方法的流程图；

图2至图16为按照图1所示流程制造半导体结构的各个阶段的示意图；

其中，图2、图3、图6、图7、图8、图9、图10、图11为字线方向截取的剖面示意图；

图14、图15、图16为位线方向截取的剖面示意图；

图4、图5、图12、图13为俯视图。

具体实施方式

下面详细描述本实用新型的实施例。

所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能解释为对本实用新型的限制。下文的公开提供了许多不同的实施例或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本实用新型。此外，本实用新型可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本实用新型提供了各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用性和/或其他材料的使用。

根据本实用新型的一个方面，提供了一种半导体结构的制造方法，特别是一种存储器件的制造方法。下面，将结合图2至图16通过本实用新型的一个实施例对图1形成半导体结构的方法进行具体描述。如图1所示，本实用新型所提供的制造方法包括以下步骤：

在步骤S101中，提供衬底100，所述衬底100包括字线和位线两个方向，所述字线和位线两个方向通常相互垂直。在一个存储器件中，通常多条字线在字线方向上连接存储单元阵列，多条位线在位线方向上连接所述存储单元阵列。当选中其中一条字线和位线时，可以读取与被选中字线和位线连接的存储单元。