[实用新型]基于FPGA的连续上传高速数据采集装置

说明书

技术领域

本实用新型涉及一种高速数据采集装置，具体地说是一种采样率高达250MSPS的基于FPGA的连续上传高速数据采集装置。

背景技术

传统的数据采集系统通常采用单片机或DSP作为主要的控制模块，通过其控制模数转换器ADC、存储器和其它外围电路的工作。在现今的实际工程中，随着系统对数据采集速率、精度、存储量、环境适应性以及实时性等性能的要求越来越高，传统的数据采集系统已不能够满足实际应用的需要，存在的弊端也越来越明显。

专利号为ZL 200820095724.9的实用新型专利就公开了一种多路数据采集系统，包括选择器、放大器、模拟转换模块和中央处理器，所述放大器连接在选择器和模拟数据模块之间，所述中央处理器与放大器相连；所述选择器接收传感器的多路输出信号并在中央处理器的控制下分别将多路信号送至放大器进行放大，所述放大器将放大后的多路信号送至模拟转换模块进行模数转换。具备上述结构的多路数据采集系统，存在以下严重缺陷：（1）系统不能实现并行交替实时采样，采样速率低；（2）系统不具备硬件累加功能，信噪比低、采样精度低和系统稳定性差；（3）数据上传速率慢。本实用新型人参与的专利号为CN201010623689.5的实用新型专利，公开了一种基于FPGA的高速数据采集系统。所述实用新型解决了ZL 200820095724.9实用新型的采样速率低、无硬件累加功能、信噪比低、采样精度低、系统稳定性差以及数据上传速度慢等问题，但数据累加及累加结果上传为串行关系，在数据上传期间对信号的监测存在盲点。

随着FPGA（Field Programmable Gate Array,现场可编程门矩阵）的出现及其相关技术的发展，因其时钟频率高、内部延时小、全部控制逻辑均由硬件完成等优越性，运用新型FPGA芯片以及各种技术进行数据采集系统的设计，已经成为一种趋势。

发明内容

本实用新型针对现有技术中存在的缺点和不足，提出一种采样速率高、采样精度高、数据上传速度快，能够有效解决目前信号采集与数据上传之间的瓶颈问题，从而实现对待监测对象的在线不间断监测的基于FPGA的连续上传高速数据采集装置。

本实用新型可以通过以下措施达到：

一种基于FPGA的连续上传高速数据采集装置，包括用于采集模拟信号的数据采集单元，与所述数据采集单元的信号输出端相连接的，用于对数据进行处理的FPGA处理单元，与所述FPGA处理单元相连接的微处理器，以及与所述微处理器通过通信接口相连接的上位机，其特征在于所述FPGA处理单元内设有用于接收数据采集单元所采集的信息的数据接收模块，与所述数据接收模块相连接的用于对数据进行累加处理的累加处理模块，与所述累加处理模块相连接的用于存储数据的双口RAM，其中所述累加处理模块由与数据接收模块相连接的通道选择I模块，分别与通道选择I的输出端相连接的第一累加处理模块、第二累加处理模块，以及输入端分别与第一累加处理模块、第二累加处理模块的输出端相连接的通道选择II模块组成，其中通道选择II模块的输出端与双口RAM相连接。

本实用新型中为了提高多路数据同时采集的效率，可以设有两个以上数据采集单元，两个以上数据采集单元分别与FPGA处理单元相连接，FPGA处理单元内设有与两个以上数据采集单元一一相对应的两个以上数据处理单元，所述数据处理单元由数据接收模块、与数据接收模块相连接的累加处理模块、与累加处理模块相连接的双口RAM组成，两个以上的数据处理单元的输出端分别与FPGA处理单元内的数据转存与上传模块相连接。

本实用新型中数据采集单元由差分放大单元、A/D转换单元组成，差分放大单元的输出端与A/D转换单元相连接，A/D转换单元的输出端与FPGA处理单元相连接，形成一条数据采集通路，为了有效提高采样速率，本实用新型可以采用交替采样的方法实现对一路待测信号的采集，此时本实用新型所述数据采集单元内设有两条并行的数据采集通路，即两条均设有相连接的差分放大单元、A/D转换单元且与FPGA处理单元相连接的数据采集通路，为了使两条数据采集通路不互相冲突而高效的实现数据采集，FPGA处理单元内还设有分别与两条数据采集通路中的A/D转换单元相连接的第一时钟模块和第二时钟模块，其中第一时钟模块与第二时钟模块的时钟输出相位相差180°。